欢迎访问ic37.com |
会员登录 免费注册
发布采购

AD9814JR 参数 Datasheet PDF下载

AD9814JR图片预览
型号: AD9814JR
PDF下载: 下载PDF文件 查看货源
内容描述: 完整的14位CCD / CIS信号处理器 [Complete 14-Bit CCD/CIS Signal Processor]
分类和应用: 模拟IC信号电路光电二极管
文件页数/大小: 15 页 / 163 K
品牌: AD [ ANALOG DEVICES ]
 浏览型号AD9814JR的Datasheet PDF文件第1页浏览型号AD9814JR的Datasheet PDF文件第2页浏览型号AD9814JR的Datasheet PDF文件第4页浏览型号AD9814JR的Datasheet PDF文件第5页浏览型号AD9814JR的Datasheet PDF文件第6页浏览型号AD9814JR的Datasheet PDF文件第7页浏览型号AD9814JR的Datasheet PDF文件第8页浏览型号AD9814JR的Datasheet PDF文件第9页  
AD9814
笔记
1
积分非线性中使用“固定终点”的方法测得的,而不是用一个“最适合”计算。见规格的定义。
2
的增益误差规范由内部差分参考电压的公差控制。
3
线性输入信号的范围是从0 V至24 V时,将CCD的参考电平是由AD9814的输入钳位钳位在24 V 。较大的瞬时复位可以容忍
通过使用公称4 V钳位电平的3伏的钳位电平代替。线性输入信号范围会采用3 V钳位电平,当为0 V至3 V 。
4V置输入钳位( 3V选项也可)
典型值为1V
RESET瞬态
4V P-P MAX输入信号范围
GND
的输入限制被定义为最大容许电压电平到AD9814 。这些水平不意图是在该设备的线性输入范围。
超越极限的输入信号,将打开过电压保护二极管。
5.8
5
PGA的增益大约是“ dB线性” ,并遵循公式:
收益
=
[
]其中
G
是寄存器的值。参见图13 。
63 – G
1
+
4.8 [
]
特定网络阳离子如有更改,恕不另行通知。
63
4
数码特定网络阳离子
参数
逻辑输入
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入电容
逻辑输出
高电平输出电压
低电平输出电压
高电平输出电流
低电平输出电流
特定网络阳离子如有更改,恕不另行通知。
(T
给T
最大
, AVDD = 5 V, DRVDD = + 5V , CDS模式,女
ADCCLK
= 6兆赫,女
CDSCLK1
= f
CDSCLK2
= 2兆赫,
C
L
= 10pF的,除非另有说明。 )
符号
V
IH
V
IL
I
IH
I
IL
C
IN
V
OH
V
OL
I
OH
I
OL
2.6
0.8
10
10
10
4.5
0.1
50
50
典型值
最大
单位
V
V
µA
µA
pF
V
V
µA
µA
时序特定网络阳离子
(T
参数
给T
最大
, AVDD = 5 V, DRVDD = +5 V)
符号
t
PRA
t
PRB
t
ADCLK
t
C1
t
C2
t
C1C2
t
ADC2
t
C2ADR
t
C2ADF
t
C2C1
t
ADC1
t
AD
f
SCLK
t
LS
t
LH
t
DS
t
DH
t
RDV
t
OD
t
DV
t
HZ
300
140
45
20
40
0
10
10
50
50
0
典型值
500
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
兆赫
ns
ns
ns
ns
ns
6
16
5
3 (固定)
ns
ns
ns
周期
时钟参数
3通道像素速率
1通道像素速率
ADCCLK脉宽
CDSCLK1脉宽
CDSCLK2脉宽
CDSCLK1下降到CDSCLK2上升
ADCCLK下降到CDSCLK2上升
CDSCLK2瑞星瑞星ADCCLK
CDSCLK2下降到ADCCLK落
CDSCLK2下降到CDSCLK1上升
ADCCLK下降到CDSCLK1上升
孔径延迟的CDS时钟
串行接口
最大SCLK频率
SLOAD到SCLK建立时间
SCLK为SLOAD保持时间
SDATA到SCLK上升沿建立时间
SCLK上升沿到SDATA保持时间
SCLK下降沿到SDATA有效
数据输出
输出延迟
三态到数据有效
输出使能高到三态
潜伏期(流水线延迟)
特定网络阳离子如有更改,恕不另行通知。
3
10
10
10
10
10
10
第0版
–3–