AD9712B/AD9713B
模具尺寸。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 220
×
196
×
15 （ ± 2 ）密
垫尺寸。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
×
4密耳
金属化。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。铝
后盾。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。无
衬底电位。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -V
S
钝化。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。氮化
模具布局及金属化信息
数字输入/计时
该AD9712B采用单端ECL兼容的输入
数据输入端D
1
–D
12
和LATCH ENABLE 。内部
ECL的中点参考被设计为匹配10K的ECL设备
阈值。在AD9713B ，一个TTL翻译并且在各
输入;与此例外， AD9712B和AD9713B是
相同的。
在解码器/驱动器部分，四个MSB （D
1
–D
4
）是
解码15 “温度计码”行。一个均衡延迟
包括八个最低有效位（LSB ）和
LATCH ENABLE 。这种延迟减少了数据的偏差，以及数据
建立和保持在锁存输入时间;这是重要的，当
操作所述闩锁在透明模式。没有
延迟，歪斜由译码电路引起会降低
干扰脉冲。
闩锁在自己的透明模式下运行时， LATCH
ENABLE （引脚26 ）为逻辑电平“0”的锁存器应该是
用于通过施加到同步数据到当前交换机
窄锁存使能脉冲正确的数据和设置
保持时间如图所示的时序图。外部锁存器
在每个数据输入，同步输出的相位与锁存使能，
操作AD9712B / AD9713B的主从（边沿
触发）模式。这是操作DAC的最佳方式
因为数据总是稳定在DAC的输入。外部
锁存例使用转换器时，时序约束。
虽然AD9712B / AD9713B芯片被设计成提供
隔离数字量输入到输出，有些联轴器
数字过渡是不可避免的，尤其是TTL或CMOS
输入施加到AD9713B 。数字馈通可以重新
通过使用（200形成低通滤波器duced
Ω)
串联电阻
在串联的每个数字输入的电容;这种滚降
数字输入的转换速率。
参考文献：
如图所示的功能框图，所述内部带隙
基准，控制放大器和参考输入都寄托了
对于用户最大的灵活设置时参考。
当使用内部基准，参考输出（引脚20 ）
应连接到控制放大器IN（引脚19 ） 。 CON-
TROL AMP OUT （引脚18 ）应连接到为参考
ENCE IN（引脚17 ）通过20
Ω
电阻器。 A 0.1
µF
陶瓷的
从17引脚电容-V
S
（引脚15 ）提高了沉降
去耦来自电流吸收基线的开关噪声。一
引用当前单元格提供了反馈控制放大器
吸收电流过R
SET
（引脚24） 。
理论与应用
该AD9712B和AD9713B高速数字 - 模拟
转换器采用最高有效位（ MSB），解码和
分割技术，以减少毛刺脉冲器以及主
泰恩12位线性度不修剪。
如图所示的功能框图中，设计基于
四个主要小节：解码器/驱动器电路中，
透明锁存器，交换网络，并控制上午
plifier 。一个内部带隙基准，也包括允许
操作用最少的外部元件。
t
LPW
LATCH ENABLE
LATCH
启用
t
S
数据输入
有效数据
t
H
产量
错误
错误
BAND
t
PD
产量
t
ST
t
PD
t
LPW
- 锁存脉冲宽度
t
S
- 输入建立时间
t
H
- 输入保持时间
t
ST
- 输出稳定时间
t
PD
=输出传输延迟
时序图
版本B
–5–
AD [ ANALOG DEVICES ]
