欢迎访问ic37.com |
会员登录 免费注册
发布采购

AD9708ARU 参数 Datasheet PDF下载

AD9708ARU图片预览
型号: AD9708ARU
PDF下载: 下载PDF文件 查看货源
内容描述: 8位, 100 MSPS TxDAC系列D / A转换器 [8-Bit, 100 MSPS TxDAC D/A Converter]
分类和应用: 转换器数模转换器光电二极管
文件页数/大小: 16 页 / 249 K
品牌: AD [ ANALOG DEVICES ]
 浏览型号AD9708ARU的Datasheet PDF文件第5页浏览型号AD9708ARU的Datasheet PDF文件第6页浏览型号AD9708ARU的Datasheet PDF文件第7页浏览型号AD9708ARU的Datasheet PDF文件第8页浏览型号AD9708ARU的Datasheet PDF文件第10页浏览型号AD9708ARU的Datasheet PDF文件第11页浏览型号AD9708ARU的Datasheet PDF文件第12页浏览型号AD9708ARU的Datasheet PDF文件第13页  
AD9708
电压。图17示出缓冲的单端输出CON-
成形,其中运算放大器U 1 ,执行IV转换
在AD9708的输出电流。 U1提供负单极
输出电压和满量程输出电压为简单的
的R产品
FB
OUTFS
。满量程输出应设置
在U1的电压输出摆幅能力,通过缩放我
OUTFS
和/或R
FB
。在交流失真性能的改善可能
导致具有减小的余
OUTFS
中,由于信号U1的电流将
下沉要求和随后将要降低。注意,交流
此电路在较高DAC更新失真性能
费率可能会通过U1的回转能力的限制。
C
选择
R
FB
200
在2.7 V至5.5 V数字电源范围,结果,在
数字输入也可以容纳TTL电平,当DVDD是
集,以满足最大高电平电压V
OH的(最大)
,
的TTL驱动程序。 3 V至3.3 V通常会一个DVDD
保证最TTL逻辑系列上的兼容性。
DVDD
数字
输入
图18.等效数字输入
AD9708
IOUTA
22
I
OUTFS
= 10毫安
U1
IOUTB
21
200
V
OUT
= I
OUTFS
R
FB
图17.单极缓冲电压输出
IOUTA和IOUTB也有消极和积极的电压
必须坚持以达到合规范围
最佳性能。正输出顺从电压范围是
稍微依赖于满量程输出电流,I
OUTFS
。它
略微降低其标称1.25 V的I
OUTFS
= 20毫安
至1.00 V的I
OUTFS
= 2毫安。要求应用程序
AD9708的输出(即,V
OUTA
和/或V的
OUTB
),以向上延伸到其
输出顺从电压范围应大小为R
负载
因此。手术
超出此范围的合规性将产生不利的AD9708的影响
线性度。
差分电压V
差异
,V之间存在
OUTA
V
OUTB
也可以通过一个转换成单端电压
变压器或差分放大器配置。参阅
为差分输出配置部分
更多的信息。
数字输入
由于AD9708能够被更新,最高可达125 MSPS ,
时钟和数据输入信号的质量是很重要
实现最佳性能。数字化的驱动程序
数据接口电路应被指定为满足最小
在AD9708的建立时间和保持时间,以及其所需的最小/
最大输入逻辑电平阈值。典型地,所述的选择
最慢的逻辑家族中满足上述条件,将导致
在最低的数据馈通和噪声。
数字信号路径应尽量短,运行长度匹配
为了避免传播延迟不匹配。低的插入
值的电阻网络(即, 20
100
Ω)
在AD9708之间
数字输入和输出驱动器可减少任何有帮助的
过冲和振铃,有助于数字输入
数据馈通。对于更长的运行长度和高度的数据更新
率,适当的端接电阻带线技术
应考虑到保持“清洁”的数字输入。另外,
操作降低逻辑秋千和corre-的AD9708
应的数字电源( DVDD )也将减少数据馈通。
外部时钟驱动器电路应该提供AD9708
具有低抖动时钟输入满足最小/最大的逻辑电平
同时提供快速边沿。快速时钟边沿将有助于减少
任何抖动,这将表现为相位噪声在recon-
structed波形。然而,在时钟输入也可以是
通过一个正弦波,它是围绕着数字中心由从动
阈值(即, DVDD / 2) ,和满足最小/最大的逻辑阈值。
这可能导致在相位噪声,有轻微下降,对此
变得更加明显,在更高的采样率和输出
频率。请注意,以更高的采样率的20 %容差
的数字逻辑门限应,因为它被认为是将
影响到有效的时钟占空比,并随后切割成
所需的数据建立时间和保持时间。
睡眠模式操作
在AD9708的数字输入包括八个数据输入引脚和
时钟输入引脚。的8位并行数据输入遵循标准
正二进制编码,其中DB7是最显著位
(MSB) ,而DB0是至少显著位(LSB) 。数码
接口使用一个边沿触发的主从实施
锁存器。以下的上升沿DAC输出被更新
如图1和被设计为支持一个时钟
时钟速率高达125 MSPS 。该时钟可以在操作
任何占空比满足指定锁存脉冲宽度。该
建立时间和保持时间也可以在时钟周期的变化
只要在指定的最小时间被满足;虽然
这些过渡边缘的位置可能会影响数字馈通
和失真性能。
数字输入与​​CMOS逻辑阈值兼容,
V
门槛
设定为约一半的数字正电源
( DVDD )或
V
门槛
= DVDD / 2
(±20%)
图18示出了用于数据的等效数字输入电路
和时钟输入。睡眠模式输入类似,不同之处在于
它包含一个有源下拉电路,从而确保
AD9708保持启用状态,如果这个输入断开。该
在AD9708内部数字电路能够工作的
版本B
该AD9708具有省电功能关闭
输出电流,并降低到小于8.5毫安的电源电流
在2.7 V至5.5 V和温度的指定供应范围
TURE范围。该模式可通过施加一个逻辑电平被激活
“1”到SLEEP引脚。该数字输入还包含一个活动
如果下拉电路,确保AD9708保持启用
这个输入被断开。睡眠输入与激活
下拉需要<40
µA
的驱动电流。
在AD9708的上电和掉电特性
依赖于补偿电容的值CON-
连接至COMP2 (引脚23 ) 。以0.1的标称值
µF,
AD9708需要不到5
µs
下来,大约电
3.25 ms到备用电源。
–9–