1.2 GHz的时钟分配IC ， PLL内核，
分频器，延迟调整， 8路
AD9510
特点
低相位噪声的锁相环芯
参考输入频率为250 MHz的
可编程双模前置分频器
可编程电荷泵（CP）的电流
独立的CP电源（VCP
S
）扩展调谐范围
两个1.6 GHz的差分时钟输入
8个可编程分频器， 1到32 ，所有整数
相选择输出到输出延迟粗调
4个独立的1.2 GHz的LVPECL输出
添加剂输出抖动225 fs的有效值
4个独立的800兆赫/ 250MHz的LVDS / CMOS时钟输出
添加剂输出抖动275 fs的有效值
2 LVDS / CMOS输出的精细延迟调整
串行控制端口
采用节省空间的64引脚LFCSP封装
功能框图
VS
GND
RSET
CPRSET VCP
PLL
REF
分配
REF
REFIN
REFINB
N分频器
功能
SYNCB ，
RESETB
PDB
R分频器
AD9510
相
频率
探测器
收费
泵
CP
PLL
设置
状态
CLK2
CLK1
CLK1B
可编程
分频器和
相位调整
/1, /2, /3... /31, /32
LVPECL
/1, /2, /3... /31, /32
LVPECL
/1, /2, /3... /31, /32
SCLK
SDIO
SDO
CSB
串行
控制
PORT
/1, /2, /3... /31, /32
LVDS / CMOS
/1, /2, /3... /31, /32
LVDS / CMOS
/1, /2, /3... /31, /32
LVPECL
CLK2B
LVPECL
OUT0
OUT0B
OUT1
OUT1B
OUT2
OUT2B
OUT3
OUT3B
OUT4
OUT4B
应用
低抖动，低相位噪声时钟分配
时钟高速ADC ， DAC的， DDS中， DDC的，公爵， MxFEs
高性能无线收发器
高性能仪器仪表
宽带基础设施
Δ
T
LVDS / CMOS
OUT5
OUT5B
OUT6
OUT6B
LVDS / CMOS
OUT7B
05046-001
/1, /2, /3... /31, /32
Δ
T
/1, /2, /3... /31, /32
OUT7
图1 。
概述
该AD9510提供多路输出时钟分配
随着片上PLL核心功能。该设计强调
低抖动和相位噪声最大限度地提高数据转换器
性能。与苛刻的相位噪声的其他应用程序
和抖动要求也受益于这一部分。
PLL部分由一个可编程参考除法器
（R） - ;一个低噪声的相位频率检测器（PFD ） ;精密
电荷泵（ CP ） ;和可编程反馈分频器（N ） 。
通过连接一个外部VCXO或压控振荡器的CLK2 / CLK2B
销，频率高达1.6GHz的可被同步到
输入参考。
有八个独立的时钟输出。 4个输出
LVPECL （ 1.2千兆赫）和四个可配置为LVDS
（ 800 MHz）或CMOS（ 250 MHz）的水平。
每个输出都具有可编程分频器，可以绕过
或设置由任何整数最多划分为32个时钟的相
相对输出到另一个时钟输出可以借助于改变
的一个分频器相位选择功能在作为粗定时
调整。两个LVDS的/ CMOS输出功能
可编程延迟元件使用的满量程范围高达10纳秒
的延迟。这种微调延时功能具有5位分辨率，给
从32个可能的延迟选择每满量程
设置。
该AD9510非常适合数据转换器时钟
应用中最大的变频器性能
通过编码信号与亚皮秒抖动来实现。
该AD9510是采用64引脚LFCSP封装，可以
从3.3 V单电源供电。外部VCO ，这
需要更大的电压范围内，可以容纳
通过将电荷泵电源（VCP ）至5.5伏。
温度范围为-40 ° C至+ 85°C 。
REV 。一
信息ADI公司提供的被认为是准确和可靠。
但是，没有责任承担由Analog Devices供其使用，也不对任何
侵犯第三方专利或其他权利，可能导致其使用的。
规格如有变更，恕不另行通知。没有获发牌照以暗示
或者以其他方式在ADI公司的任何专利或专利权。商标
注册商标均为其各自所有者的财产。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781.329.4700
传真： 781.461.3113
©2005 ADI公司保留所有权利。
AD [ ANALOG DEVICES ]
