AD9221/AD9223/AD9220
介绍
在AD9221 / AD9223 / AD9220采用四级流水线
架构与宽带输入采样和保持放大器
（SHA）上实现具有成本效益的CMOS工艺。每
流水线的阶段，不包括最后一个阶段，包括一个低
分辨率闪光的A / D连接到一个开关电容DAC
和级间余量放大器（ MDAC ） 。余量放大器
放大重构DAC输出之间的差
和闪光灯的输入，用于流水线的下一个阶段。一个位
冗余是用在每个阶段，以促进数字
修正闪光灯的错误。最后一级仅由一个
闪光的A / D 。
管线架构允许更大的吞吐速率在
费用流水线延迟或等待时间。这意味着当
转换器能够捕获一新的输入采样的每个时钟
周期，它实际上需要3个时钟周期的转换是
完全加工并出现在输出端。这个延迟是不是一个
关注于大多数应用。数字输出，连同
超出范围的指示（ OTR） ，被锁存到一输出
缓冲器以驱动输出管脚。的输出驱动器
AD9220ARS ， AD9221和AD9223可以配置为
接口+5 V或3.3 V逻辑，而AD9220AR
只能配置为+ 5V逻辑。
的AD9221 / AD9223 / AD9220使用时钟的两个边沿在
其内部的定时电路（参见图1和说明书
页面的具体时间要求）。该A / D采样的模拟
登录在时钟输入的上升沿输入。在时钟
低时（下降沿时钟的上升沿之间） ，
输入SHA处于采样模式;时钟在高
一次是在保持状态。系统扰动之前到上升
时钟和/或过度的时钟抖动的边缘可能会导致
输入SHA获得了错误的值，应尽量减少。
的两个输入SHA和个体的内部电路
该产品家族的每个成员的流水线级opti-
而得到优化为功耗和性能。固有的
输入SHA的动态性能之间存在权衡
和它的功耗。图29和图30显示了这种权衡
通过比较所述全功率带宽和沉降的时间
AD9221 / AD9223 / AD9220 。这两个数字表明，较高的
全功率带宽和更快的建立时间是在实现
费用的增加的功耗。同样，一个
采样速率和消耗的功率之间存在折衷
在每个阶段。
如先前所述， AD9220 ， AD9221和AD9223是
在大多数方面，除了指定的采样率相似，
功耗和动态性能。该产品
家庭是高度灵活的提供多种不同的输入范围
振幅 - 分贝
在AD9221 / AD9223 / AD9220是高perfor-成员
曼斯，完整的单电源12位ADC产品系列的基础
在相同的CMOS流水线架构。该产品系列
允许系统设计者向上或向下的分量
基于动态性能，采样率，和选择路径
力。在AD9221 / AD9223 / AD9220的模拟输入范围
是高度灵活的，允许两个单端或差分
变化的幅度可以是AC或DC耦合输入。
每个器件都共享相同的接口选项，引脚和封装
时代祭。
和接口选项。其结果是，许多的应用问题
与这些导致配置相关的权衡是
也相似。数据表的结构，使得设计者
可以在选择合适的A / D明智的决定，并
优化其性能，以适应特定的应用。
0
AD9220
AD9223
–3
–6
AD9221
–9
–12
1
10
频率 - 兆赫
100
图29.全功率带宽
4000
AD9220
AD9223
3000
AD9221
CODE
2000
1000
0
0
10
20
30
40
稳定时间 - NS
50
60
图30.建立时间
模拟量输入参考概述
图31中， AD9221 / AD9223 / AD9220的简化模型，
突出了模拟输入时， VINA之间的关系，
VINB ，和参考电压VREF。如电压
适用于电阻器梯子的顶端在一瞬间A / D转换器，
值VREF的限定的最大输入电压为
A / D
核心内容。
最小输入电压的
A / D核心
自动
定义为-VREF 。
AD9221/AD9223/AD9220
VINA
V
CORE
+V
REF
A / D
CORE
–V
REF
12
VINB
图31. AD9221 / AD9223 / AD9220的等效功能
输入电路
Rev. D的
–9–
AD [ ANALOG DEVICES ]
