AD9059
工作原理
在AD9059结合了ADI公司专有的磁放大器
格雷码的转换电路和闪速转换技术
提供两个高性能的8位ADC在单一低
花单芯片器件。该设计架构可确保低
功率，高速度，和8位的精度。
该AD9059提供两种链接ADC通道是
从单个ENCODE输入时钟（参见方框图）。
这两个ADC通道同时采样的模拟输入
看跌期权（ AINA和AINB ），并提供非交错并行
数字输出（ D0A - D7A和D0B - D7B ） 。该参考电压进行
ENCE （ VREF ）内部连接到两个ADC通道等等
增益和偏移将跟踪如果外部参考控制
所需。
模拟输入信号被缓冲在每个ADC的输入
信道，并应用于一个高速采样和保持。该T / H
电路保持在转换过程中的模拟量输入值亲
塞斯（与ENCODE的上升沿开始的COM
普通话） 。该T / H的输出信号经过格雷码
和Flash转换阶段生成的粗和细的数字
在举行模拟输入电平的表示。解码逻辑
结合了多级数据和对齐的8位字
在ENCODE命令的上升沿选通输出。
的AD9059产生三个磁放大器/闪存架构
流水线延迟的输出数据。
使用本AD9059
模拟输入
适用于VREF引脚过驱动的内部参考电压进行
EnCE的最多的增益调整
±
10 ％ （ VREF引脚是跨
应受直接连接到ADC电路） 。 ADC增益和偏移
同时将随外部基准的调整与
以1： 1的比例（ 2％或50毫伏调整到+ 2.5V参考
变化2％和ADC的ADC增益由50毫伏的偏移）。
理论输入电压范围相对于参考输入电压
可以从下面的公式计算：
V
范围
（ π-π ） = VREF / 2.5
V
中间电平
= VREF
V
TOP -OF -RANGE
= VREF + V
范围
/2
V
底部范围的
= VREF - V
范围
/2
外部基准应该有一个1毫安最小灌/
输出电流的能力，以确保完整的过驱
内部参考电压。
数字逻辑（ + 5V / + 3 V系统）
数字的AD9059的输入和输出可以很容易地
配置为+3 V或5 V逻辑系统直接连接。
编码和断电（ PWRDN ）输入是CMOS
用1.5V的TTL阈值，使得输入级相容
IBLE与TTL ， 5 V CMOS ，和+3 V CMOS逻辑系列。
如同所有的高速数据转换器，该编码信号应
要清洁，无抖动，防止ADC的动态降解
性能。
在AD9059的数字输出也将与直接接口
+5 V或+3 V CMOS逻辑系统。电压电源引脚
(V
DD
）对于这些CMOS阶段从模拟V分离
D
电压供应。通过改变电压对这些电源引脚的
数字输出高电平将改变+5 V或+3 V系
TEMS 。在V
DD
引脚内部连接的AD9059
死了。应当注意，分离出V
DD
电源电压
从+ 5V模拟电源噪声耦合到最小化
ADC的。
该AD9059提供高阻抗数字输出操作
当ADC驱动进入掉电模式（ PWRDN ，
逻辑高电平） 。 A 200纳秒（最小）掉电时间应
前一个高阻抗特性，需要提供。
应提供电一期200纳秒，以保证准确
激活后（有效输出数据速率的ADC输出数据
在200毫微秒的延迟后可用3个时钟周期） 。
定时
该AD9059提供了独立的单端高阻抗
ANCE （ 150 kΩ）连接的模拟输入双通道ADC 。每个输入
要求6所述的直流偏置电流
µA
（典型值）为中心的附近+2.5 V
（ ± 10％）。直流偏压可以由用户来设置，或者可以是
来自ADC的内部基准电压源。图14
示出了一种低成本的直流偏置的实施允许用户
电容耦合交流信号直接到ADC未经AD-
ditional有源电路。为了获得最佳的动态性能
VREF引脚应去耦至地0.1
µF
电容
器（以减少基准电压的调制），并且
偏置电阻应约为1 kΩ的。
图15示出了用于高性能直流双典型连接
ASING使用ADC的内部基准电压源。所有康波
堂费可以从+5 V单电源（例如供电
模拟输入信号以地为参考） 。
参考电压
稳定和精确的+ 2.5V基准电压源内置于
AD9059 （ VREF ） 。基准输出用于设置ADC
增益/偏移量，并且可以用于将模拟输入信号提供直流偏置。
内部基准电压是通过一个连接到ADC电路
800
Ω
内部阻抗，并能提供300的
µA
外部驱动电流（ DC偏置模拟输入或其他
用户线路） 。
有些应用程序可能需要更高的精度，提高温
这不可能是转播perature性能，或者增益调整
使用内部基准tained 。一个外部电压可以是
该AD9059是保证转换速率运行
从5 MSPS至60 MSPS 。在60 MSPS ADC的设计
用50％的编码的占空比，但性能操作
是不敏感的，中度的变化。脉冲宽度的变化
最多
±
10％ （允许的编码信号，以满足最小/
最HIGH / LOW规格）不会造成任何降解
化的ADC性能（参见图1时序图） 。
由于ADC的链接进行编码体系结构中，
AD9059无法在两通道乒乓模式下运行。
第0版
–7–
AD [ ANALOG DEVICES ]
