AD9057
工作原理
+5V
在AD9057结合了ADI公司专有的磁放大器
格雷码的转换电路和闪速转换技术
提供一种高性能，低成本的ADC。设计架构设计师用手工
tecture保证了低功耗，高速和8位的精度。一
单端TTL / CMOS兼容的编码输入控件
对于采样模拟输入引脚和频闪的ADC时序
数字输出（ D7 - D0 ） 。内部参考电压（ VREF
出）可以被用于控制ADC增益和偏移或一个外部
纳尔参考可以应用。
模拟输入信号被缓冲在ADC的输入端和
适用于高速轨道和保持。该T / H电路保持
在转换过程中，模拟输入值（开始
与ENCODE命令的上升沿） 。该T / H的
输出信号经过格雷码和闪光转换
阶段产生粗，细数字的表示
手持模拟输入电平。解码逻辑相结合的多级
数据和对齐的8比特字为上升沿选通输出
编码命令的边缘。在磁放大器/闪存architec-
的AD9057产生三个流水线延迟的输出TURE
将数据。
使用本AD9057
模拟输入
2 REF OUT
10kΩ
10kΩ
+5V
AD8041
1kΩ
VIN
（ -0.5V至+ 0.5V ）
1kΩ
7 AIN
0.1µF
AD9057
3 REF IN
图15.直流耦合AD9057 （倒VIN ）
参考电压
稳定和精确的+ 2.5V基准电压源内置于
AD9057 （VREF OUT）。参考输出可以被用于
设置ADC的增益/连接VREF输出到VREF偏移。
内部基准电压是能够提供300的
µA
驱动器
电流（ DC偏置模拟输入或其他用户线路） 。
一些应用可能需要更高的准确度，提高了
温性能，或者增益调整从而无法
使用内部基准获得。外部电压可
施加到VREF IN与VREF的输出断开
增益调整到的
±
10 ％ （的VREF IN引脚在内部
直接连接到ADC电路） 。 ADC的增益和偏移量
同时随外部基准调整了
1 ：1的比例（ 2％或50毫伏调整到+ 2.5V参考
不同的ADC增益2 ％和ADC的输入范围由中心偏移
50毫伏） 。理论输入电压范围相对于参考输入
电压可从下列公式计算：
V
范围
(p-p)
V
中间电平
V
TOP -OF -RANGE
= VREF IN / 2.5
= VREF IN
= VREF IN + V
范围
/2
该AD9057提供了一个单端模拟输入阻抗
150 kΩ的。输入要求6所述的直流偏置电流
µA
（典型值）
中心附近的+ 2.5V （ ± 10 ％） 。直流偏压可以通过提供
用户也可以从ADC内部电压衍生
参考。图14示出了一种低成本的DC偏置的实施
允许用户电容耦合交流信号直接进入
在ADC无需额外的有源电路。为了获得最佳的动力
的性能， VREF OUT引脚应去耦至
地面用0.1
µF
电容器（以最小化的调制
基准电压）和偏置电阻应为近似
三方共同1 kΩ的。 A 1 kΩ的偏置电阻（ ±20％ ）被包括内
在AD9057和可用于降低应用电路板尺寸
和复杂性。
+5V
V
底部范围的
= VREF IN - V
范围
/2
数字逻辑（ + 5V / + 3 V系统）
2 REF OUT
在REF
1kΩ
6
0.1µF
VIN
（1V峰 - 峰值）
7 AIN
偏了
0.1µF
3
数字的AD9057的输入和输出可以很容易地
配置为+3 V或5 V逻辑系统直接连接。
编码和断电（ PWRDN ）输入是CMOS
用1.5V的TTL阈值，使得输入级相容
IBLE与TTL ， 5 V CMOS ，和+3 V CMOS逻辑系列。
如同所有的高速数据转换器，该编码信号应
要清洁，无抖动，防止ADC的动态降解
性能。
在AD9057的数字输出也将与直接接口
+5 V或+3 V CMOS逻辑系统。电压电源引脚
(V
DD
）对于这些CMOS阶段从模拟V分离
D
电压供应。通过改变电压对这个电源引脚的
数字输出高电平将改变为+5 V或+3 V系统。
最佳的信噪比，获得运行输出的3 V.护理
应采取隔离在V
DD
从+5 V电源电压
模拟电源，以减少数字噪声耦合到ADC。
AD9057
图14.电容耦合AD9057
图15示出了用于高性能直流典型连接
偏置使用ADC的内部基准电压源。所有康波
堂费可从+5 V单电源供电（在本例中
模拟输入信号以地为参考） 。
版本B
–7–
AD [ ANALOG DEVICES ]
