AD9042
工作原理
的AD9042模拟 - 数字转换器（ADC），采用了一种双
舞台子范围的架构。这种设计方法保证
12位的精度，而无需激光微调，在低功率。
如图所示的功能框图中， 1 V pp的单
端模拟输入，集中在2.4 V时，驱动一个单输入到
差分输出放大器A1 。 A1的输出驱动所述第一
采样和保持， TH1 。编码脉冲的高境界
TH1放置在保持模式。 TH1的保持值被施加到
6位粗ADC的输入。的数字输出
粗的ADC驱动一个6位的DAC ;在DAC是12位准确。
在6位的DAC的输出被从延迟中减去
在输入到TH3的模拟信号，以产生一个残余信号。
TH2被用作为模拟管道为空出的数字延迟
粗ADC。
将残余信号被传递到TH3上的随后的时钟周期
其中，该信号是由将残余放大器放大，A2和
由7位残基的ADC转换为数字字。一号位
重叠是用来容纳在任何线性误差
粗糙的ADC。
6位ADC的粗字和7位残字相加
在一起，并在数字纠错逻辑，校正
产生的输出字。其结果是一个12位并行数字
字是CMOS兼容，编码为二进制补码。
应用AD9042
编码AD9042
V
1
=
5R
2
R
X
降低逻辑阈值。
R
1
R
2
+
R
1
R
X
+
R
2
R
X
ENCODE
来源
ENCODE
+5V
R1
V
l
0.01µF
R
X
ENCODE
R2
AD9042
数字编码27.更低的逻辑阈值
V
1
=
5R
2
RR
R
2
+
1
X
R
1
+
R
X
提高逻辑阈值。
AV
CC
R
X
ENCODE
来源
+5V
ENCODE
R1
ENCODE
R2
V
l
0.01µF
AD9042
对编码图28.抬起逻辑阈值
在AD9042的设计与TTL和CMOS接口
逻辑系列。用于驱动ENCODE销源（多个）
必须清洁，无抖动。来源过度抖动
将限制信噪比（参考文献1式的“本底噪声和信噪比” ） 。
AD9042
TTL或CMOS
来源
ENCODE
ENCODE
0.01µF
而单端编码将很好地为许多
应用程序，驱动差分编码将提供
提高性能。根据电路布局和系统
噪声，可以实现了1 dB为3dB的改善信噪比。这是
不建议差动TTL逻辑却可以使用，
由于支持最互补的TTL家庭
输出没有延迟或转换速率匹配。相反，它是
推荐该编码信号是交流耦合到所述
编
ENCODE
销。
下面示出的最简单的选项。低抖动的TTL信号
是加上一个限流电阻，通常为100欧姆时，向
射频变压器的一次侧（这些变压器
便宜，易于获得;部分＃图29是
微型电路） 。二次侧连接到所述
编
ENCODE
该转换器的引脚。由于这两种
编码输入的自偏压，不需要额外的组件
所需。
图26.单端TTL / CMOS编码
的AD9042编码输入被连接到一个差分输入
阶段（参见图3下等效电路） 。同
没有输入连接到任何的ENCODE或输入，电压
分压器偏压输入到1.6伏。为TTL或CMOS的用法，
编码源应该是连接到编码。
ENCODE
应使用低电感进行去耦或
微波芯片电容器接地。设备，如AVX
05085C103MA15 ， 0.01
µF
电容，做工精良。
如果需要大于标称1.6V的其他逻辑阈值，则
下面的公式显示了如何使用一个外部电阻，R
X
，以
提高或降低触发点（见图3 ; R1 = 17K ， R2 = 8K ） 。
100Ω
TTL
T1-1T
ENCODE
AD9042
ENCODE
图29. TTL来源 - 差分编码
REV 。一
–11–
AD [ ANALOG DEVICES ]
