AD807
针
NIN
门槛
BIAS
比较器STAGES
+
＆放大器;时钟恢复PLL
+
∑
ITHR
AD807
IHYS
积极
PEAK
探测器
负
PEAK
探测器
水平
移
下
水平
移
UP
SDOUT
图17.信号电平检测电路原理框图
锁相环
所述锁相环路恢复从时钟和重新定时的数据
NRZ数据。该体系结构使用一个频率检测器，以帮助ini-
TiAl基频采集;请参考图18为一方块dia-
克。注意，频率检测器始终处于电路。当
在PLL锁定时，频率误差为零，并且频率
探测器没有更进一步的影响。由于频率检测器是AL-
方式中的电路中，不需要控制功能来启动
收购完成后收购或改变模式。
数据
输入
Φ
DET
S+1
∑
1
S
较低的阻尼比能实现更快的频率获取;
一般的采集时间标尺直接与电容器
值。然而，在阻尼比接近1时，采集
化时不再直接与扩展的电容值。该
采集时间由两部分组成：频率捕获和
相位捕获。频率采集总是与扩展
电容，但是相位捕获由环路设置频带 -
宽度PLL的并且是独立的阻尼比。
由此， 0.06％分数的环路带宽设置最小
2000位周期的采集时间。注意采集时间
为一个的阻尼因子是15000个位周期。这个化合物
一九八六年四月十二13000位周期的频率捕获和2000位
期限相位捕获。与此相比， 40万位
周期为5的阻尼比率指定采集时间;这
完全由频率采集，和2000位
相位采集期间可忽略不计。
而较低的阻尼比率能提供更快的采集，它也AL-
低点更高峰在抖动传输响应（抖动峰值） 。
例如，具有10的衰减率，抖动峰值是
0.02分贝，但为1的阻尼比，峰值为2分贝。
中心频率钳位（图19）
VCO
F
DET
重定时
设备
恢复时钟
产量
重定时数据
产量
图18. PLL框图
频率检测器提供的电流脉冲来充电
泵要么提高或降低VCO的频率。中
的频率捕获处理该频率检测器输出
是一系列宽度等于VCO的周期脉冲。
这些脉冲发生数据之间的循环滑移频
频率和VCO的频率。具有最大密度的数据
图案（1010 。 ） ，每一个循环滑移会产生一个脉冲，在该
频率检测器输出。然而，使用随机数据，不
每一个循环滑移产生一个脉冲。脉冲的密度
频率检测器的输出随数据的密度
转场。一个循环滑移会产生一个脉冲的概率
增加作为频率误差趋近于零。在频后
昆西误差已减小到零，所述频率检测器
输出不会有任何进一步的脉冲。在这一点上的PLL开始
相位捕获的过程中，用大约一个建立时间
2000位周期。
造成数据转换的密度变化（抖动模式
抖动）实际上是通过使用一种新的相位检测器（巳淘汰
ented ） 。简单地说，零相位误差的测量不
使VCO的相位以提高上述平均运行速度
由该数据的频率设定。由2中创建的抖动
7
伪-1
随机码是1/2的程度，并与随机这是小
DOM抖动。
抖动带宽为PLL是中心的0.06％的频
昆西。这个数字被选择为使得在正弦输入抖动
92千赫将3分贝衰减。
锁相环的阻尼比是用户可编程的带
一个外部电容。在155兆赫， 5阻尼比是
用获得的0.15
µF
电容。更一般地，阻尼
比与（F
数据
×
C
D
)
1/2
.
–8–
一个N型沟道FET电路可以用来使AD807
VCO的中心频率到内
±
155兆赫时， 10 ％
SDOUT指示信号（ LOS）的损失。这将有效地重新
通过降低频率duces的频率捕获时间
VCO的频率与输入的数据频率之间的误差
在夹紧松开。 N型FET可以有“的”性高
为1 kΩ和仍然获得有效的夹紧。然而，所选择的
N型场效应晶体管应具有大于10兆欧“断”阻力和
小于100 nA的漏电流（源极和漏极） ，以便不
改变正常的PLL性能。
1
2
3
4
5
6
N_FET
C
D
7
8
DATAOUTN
DATAOUTP
V
CC2
CLKOUTN
CLKOUTP
V
CC1
CF1
CF2
V
EE
SDOUT
AV
CC2
针
NIN
AV
CC1
THRADJ
16
15
14
13
12
11
10
9
AD807
AV
EE
图19.中心频率钳位原理图
C
D
0.1
0.15
0.22
0.33
PEAK
0.12
0.08
0.06
0.04
0.02dB/DIV
10
100
1k
频率为kHz
10k
20k
图20.抖动传递对丙
D
REV 。一
AD [ ANALOG DEVICES ]
