AD8041
过载恢复
一个放大器洱发生过载时，输出和/或输入
范围超出。该放大器必须从这样的过恢复
驱动器状态。如图33所示， AD8041恢复
在从负过载50纳秒，并在25纳秒
正过载。
5V
产量
输入
2.5V
G = +2
V
S
= +5V
电容C9 。 R1是输入级的输出电阻;克
m
是输入跨导。 C7和C9提供了米勒的COM
补偿的整体运算放大器。请问单位增益频率
发生在克
m
/ C9 。求解节点方程这个电路
收益率：
V
OUT
=
Vi
A0
g
（ SR1 [ C9 （ A2
+
1)]
+
1)
×
s
m2
+
1
C3
哪里
A0
= g
m
g
m2
R2 ，R1 （运算放大器的开环增益）
A2
= g
m2
R2
（输出级的开环增益）
0V
50mV
40ns
图33.过驱动恢复
电路描述
分母中的第一极是主导极点
放大器，并且是在大约180赫兹。这等于输入
级的输出阻抗R 1乘以密勒倍增
C9的值。第二个极点出现在单位增益频带 -
宽度的输出级，它是250兆赫。这类
架构允许更多的开环增益和输出驱动器是
得到比一个标准的两阶段体系结构将允许。
输出阻抗
该AD8041是采用ADI公司专有的
超快速互补双极性（ XFCB ）工艺，恩
ABLES的PNP和NPN晶体管具有类似的结构
f
T
■在2千兆赫， 4 GHz的区域。该过程是介电异
迟来消除寄生和闭锁引起的问题
结隔离。这些特性使高建设
频率，低失真放大器具有低电源电流。
本设计采用差分输出输入级最大化
带宽和净空高度（见图34） 。小信号
在第一级的输出所需的摆动（节点S1P ， S1N ）
减少非线性电流由于路口的效果
电容和改善失真性能。与此
设计优于-85 dB的谐波失真@ 1 MHz的成
100
Ω
随着V
OUT
= 2 V在一个5伏的支持的P-P （增益= 2 ）
帘布层来实现的。
输出级的互补共射极设计
提供出色的负载驱动，无需发射器跟着
降低，从而提高了设备consid-的输出范围
erably相对于传统的运算放大器。高输出驱动
能力是通过注射的所有输出级预驱动电流提供
租金直接进入输出设备Q8和Q36的基极。
Q8和Q36的偏置是由1-18和I5完成的，连同
共模反馈回路（未示出）。该电路拓朴
术允许AD8041驱动输出电流为50 mA的
内的供电轨的0.5伏的输出。
在输入端，该装置可从-0.2 V处理的电压
低于负轨到轨正内1.2伏。 EX-
继续操作这些值不会引起相位反转;然而，该
输入ESD器件将开始导通，如果输入电压EX-
由大于0.5V。 CEED导轨
A“嵌套集成商”的拓扑结构采用的是AD8041 （见
在图35所示的小信号示意图） 。输出级
可模拟为理想运算放大器具有一个单极点响应
和一个单位增益频率跨导G设置
m2
和
的共同的低频开环输出阻抗
在本设计中使用的发射器输出级是约6.5千欧。
虽然这比典型的射极跟随器显著更高
输出级，当与反馈输出连接阻抗
ANCE是由运算放大器的开环增益减小。同
开环增益的输出阻抗110 dB的降低到
小于0.1
Ω.
在较高频率的输出阻抗会
上升为运放滴的开环增益;然而，该
输出也成为电容由于积分电容
C9和C3 。这防止了输出阻抗从以往
变得过高（参见图18） ，这会导致
驱动容性负载时的稳定性问题。事实上，在
AD8041具有一个优秀的高限额的负载驱动能力
频率运算放大器。图25表明， AD8041
呈现出45 °保证金，而驾驶20 pF的电容直接
负载。此外，在较高增益运行部分也将
提高了运算放大器的电容性负载的驱动能力。
V
CC
I1
R26
Q4
Q40
R15 R2
V
EE
V
IN
P
V
IN
N
SIP
Q2
Q3
C7
V
EE
R5
R21
R3
罪
Q11
Q24
I7
Q47
IB
V
CC
Q13
Q17
Q22
Q7
Q21
Q27
C9
R23 R27
Q31
C3
V
OUT
I10
R39
Q5
I2
I3
Q25
Q51
Q50
Q39
Q23
V
EE
I9
Q36
I5
Q8
图34. AD8041原理示意图
第0版
–11–
AD [ ANALOG DEVICES ]
