AD7893
CONVST
600NS MIN
SCLK
t
兑换
转换启动
和采样/保持GOES
INTO HOLD
CONVST
指示
TO THAT μP
转换
完整
μP INT服务
或轮询
常规
串行读
手术
读操作
应该结束600NS
PRIOR TO NEXT
上升沿
CONVST
图4中。
CONVST
作为状态信号
这个方案限制了吞吐量的速率至12个
µs
最低;然而
以往，根据不同的微处理器的响应时间来
该中断信号，并采取由处理器读取时间
的数据，这可能是最快的，系统可以操作。
在任何情况下，该
CONVST
信号不必具有一个50:50
占空比。这可以根据优化的吞吐量速率
该部分对于给定的系统的。
可选地，所述
CONVST
信号可以被用作普通的窄
脉冲宽度。的上升沿
CONVST
可以用作活性
高或上升沿触发的中断。 6软件延时
µs
可以
然后之前的数据被从部分读取来实现。
串行接口
串行接口的AD7893由刚刚两根导线，一
串行时钟输入（SCLK ）和串行数据输出（ SDATA ） 。
这使得一个易于使用的界面与大多数微控制器，
DSP处理器和移位寄存器。
图5示出了用于读出操作的时序图
AD7893 。串行时钟输入（SCLK ）提供时钟
源为串行接口。串行数据被从同步输出
SDATA线，在这个时钟的上升沿和是在有效
SCLK下降沿边缘。十六个时钟脉冲必须提供给
该部分获得完整的转换结果。 AD7893的亲
国际志愿组织4前导零后面是12位转换结果
首先是MSB （ DB11 ） 。最后一个数据位的时钟
列于最后的时钟上升沿是LSB （ DB0 ） 。在六
SCLK的teenth下降沿， SDATA线被禁用（三
说明） 。在此之后最后一位被同步输出， SCLK输入
应该返回低电平，并保持低电平，直到下一个串行数据读取
操作。如果有额外的时钟脉冲之后的第十六个
t
2
SCLK （I）的
时钟时， AD7893将重新开始与输出数据
从它的输出寄存器，以及数据总线将不再
三态即使在时钟停止。提供的串行
时钟的下一个下降沿之前已经停止
CONVST ，
该
AD7893将继续与该输出偏移正确操作
注册被重置的下降沿
CONVST ;
不过，
在SCLK线要低时，
CONVST
变低，从而
正确地复位输出移位寄存器。
串行时钟输入端不必是在连续
串行读操作。在16位数据（ 4前导零
和12位转换结果）可以从AD7893中读取
的字节数;然而， SCLR输入必须保持为低电平BE-
补间的两个字节。
通常情况下，输出寄存器在转换结束时更新
锡永。如果从输出寄存器串行读操作过程中，当
转换完成;然而，输出的更新
寄存器被推迟。在这种情况下，输出寄存器被更新
当串行读操作完成。如果串行读出尚未
下一个下降沿之前完成
CONVST ，
输出
寄存器将被更新的下降沿
CONVST ，
和
输出移位寄存器中的计数被复位。在应用中
数据读取已经开始和下降之前未完成
边缘
CONVST ，
用户必须提供一
CONVST
脉冲
宽度大于1.5的
µs
为确保AD7893的正确安装
前一次转换开始。在应用中
输出更新发生或者在转换结束或
一个串行读到底是完成1.5
µs
前上涨
边缘
CONVST ，
50ns的最小的正常脉冲宽度
适用于
CONVST 。
t
3
SDATA （ O）
三态
四前导零
DB11
t
4
DB10
t
5
DB0
三态
图5.数据读取操作
–8–
英文内容
AD [ ANALOG DEVICES ]
