AD7886
A15
A0
地址总线
ADDR
ENCODE
MREQ
RD
INT
EN
RD
忙
数据采集板
定时器
CONVST
CS
图23示出了一个典型的数据采集电路设计用于
微处理器的环境。对应PC板lay-
出和丝网分别示于图24〜26 。
模拟输入到AD7886进行缓冲与AD845运
功放。组件网格附近的模拟输入提供
PC板可以被用于抗混叠滤波器，或任何其它
调理电路。为了促进这一选项，一个链路（标
LK4 ）是必需的模拟输入。
AD586的电压基准和AD707运放提供
由AD7886需要适当的参考偏置。该
ADC的数据输出缓冲与74HC374锁存器。这些
提供数据总线隔离，提高数据存取时间。数据
访问时间减少至小于30纳秒，允许接口到
几乎所有的微处理器，包括高速DSP亲
处理机。数据格式可以是一个完整的并行负载为
16位处理器或两个字节的负载为8位处理器。
接口连接
有两个连接器，标记为SKT3和SKT4 。 SKT3是
96接触（ 3行）连接，这与直接兼容
在ADSP -2100评估板的原型扩展连接
器。在ADSP -2100主板的扩展接口有
8解码芯片使能标记输出
ECE1
to
ECE8.
ECE6
用于选择的AD7886数据采集板。对
避免在同一时间， LK6选择在板RAM插座
在ADSP -2100电路板必须拆除。此外，该
ADSP -2100扩展接口有四个中断标记
EIRQ0
to
EIRQ3.
在AD7886的
忙
输出连接到
EIRQ0.
SKT3引出线示于图23 。
数据格式到ADSP -2100连接器左对齐，也就是说，
的转换结果DB11相连的DMD15
连接器。 DMD3到DMD0始终为零。
SKT4是22路（ 2排）引脚头连接器。这种连接
器包含了所有的信号触头作为SKT3除
的EDMACK和16位数据字的4个尾随零。
只有12位转换结果去SKT4 。该引脚排列
在图22中所示。
DB0
DB2
DB4
DB6
DB8
DB10
忙
CS
NC
V
CC
22
20
18
16
14
12
10
8
6
4
2
21
19
17
15
13
11
9
7
5
3
1
DB1
DB3
DB5
DB7
DB9
DB11
OUT1
OUT2
RD
V
CC
DGND
OE
CLK
D3
D0
AD7886*
DB3
DB0
DB11
DB4
Z-80
8085A
Q3
Q0
74HC374
D7
D0
数据总线
为清楚起见省略*额外的引脚
图21. AD7886 -Z - 80 / 8085A接口
应用提示
良好的印刷电路（ PC）板布局的重要
电路设计本身在实现高速A / D的性能。
在AD7886的比较都需要做出决策位
在1.22毫伏的LSB大小。为了实现这一点，设计者必须
是有意识的噪声在两个ADC本身和在preced-
荷兰国际集团模拟电路。器switching mode power耗材尚未REC-
ommended作为开关尖峰将被送入到
比较器，从而导致嘈杂的代码转换。 CON-的其他原因
欧洲核子研究中心的接地回路和微处理器的数字馈通
处理机。这些是影响任何ADC的因素，和一个适当的
PC板布局，最大限度地减少这些影响是至关重要的最好
性能。
布局HINTS
确保该印刷电路板的布局具有digi-
分离河谷和模拟信号线尽可能。拿
请注意不要运行任何数字轨道旁边的模拟信号的轨道。
卫队（屏幕）与AGND模拟输入。
建立一个单点模拟地（星型接地）分隔
来自于AD7886 AGND或接近的逻辑系统地
尽可能的AD7886 。将所有其他的理由和
AD7886 DGND这个单一的模拟接地点。别
连接其他任何数码理由这个模拟接地点。
由于低阻抗的模拟和数字电源的COM
周一的回报是必不可少的ADC的低噪音运行，
使箔片的宽度为这些轨迹尽可能宽。利用
地平面的最小阻抗路径，并卫士
模拟电路的数字噪声。图 - 的电路布局
URES 25和26同时具有模拟和数字地平面是
保持分离，并只处连接在一起的AD7886的AGND 。
噪音
保持输入信号导致VIN和信号引线回报
AGND尽可能短，以减少输入噪声耦合。在
应用中这是不可能的，使用屏蔽电缆BE-
吐温源和ADC 。降低接地电路im-
pedance尽可能因为在任何电位差
信号源和ADC之间的理由显示为一个
串联在输入信号的误差电压。
–12–
DGND
NC =无连接
图22. SKT4引脚
版本B
AD [ ANALOG DEVICES ]
