AD7886
定时器
CLK
OUT
DMA13
DMA0
ADDR
ENCODE
DMS
DMACK
EN
+ 5V
Q
CLR
CONVST
CS
地址总线
AD7886–MC68000
AD7886*
74HC74
D
CLK
忙
RD
DB11
DB0
ADSP-2100
IRQN
DMRD
需要转换应用程序由微启动
处理器，而不是外部定时器可解码一个
CONVST
从地址总线信号。一个例子给出在图20中
与MC68000处理器。写指令开始转换
锡安而读指令读取数据时转换
完整的。延迟最少只要ADC的转换时间
必须启动转换和读取之间被允许
ADC数据传送到所述处理器。在图20中
忙
用于
驱动所述处理器进入等待状态，如果处理器的尝试
读取数据转换完成之前。
变换开始于一个写指令到ADC ：
Move.W D0 ， ADC
（ ADC = ADC地址）
数据被转移到同一个读指令的处理器;
忙
将迫使处理器等待转换的结束
锡安如果转换正在进行中。
Move.W ADC ， DO
A15
DMD15
数据总线
DMD0
为清楚起见省略*额外的引脚
（ ADC = ADC地址）
图17. AD7886 - ADSP -2100接口
A15
A0
地址总线
定时器
地址总线
A0
ADDR
ENCODE
AS
EN
CS
TMS320C25
IS
准备
MSC
STRB
读/写
INT
ADDR
ENCODE
EN
CONVST
CS
CONVST
G2
AD7886*
读/写
DTACK
RD
忙
RD
忙
DB11
DB0
D11
数据总线
D0
AD7886*
MC68000
DB11
DB0
D15
D0
数据总线
为清楚起见省略*额外的引脚
为清楚起见省略*额外的引脚
图18. AD7886 - TMS320C25的接口
A15
A0
X / Y
DS
地址总线
ADDR
ENCODE
CONVST
CS
RD
定时器
图20. AD7886 - MC68000接口
AD7886–Z-80/8085A
EN1
EN2
对于8位处理器，一个外部锁存器来存储4
的转换结果位（4个LSB在图21）。该数据是
然后读取两个字节：从ADC和一个第二读
从锁存器。
图21示出适合于在Z -80或在一个典型的接口
8085A 。在图中未示出的是所需要的8位锁存
解复用8085A共同的地址/数据总线。在后续
荷兰国际集团LOAD指令读取转换结果到HL
对寄存器：
对于8085A - LHLD
对于Z- 80 LDHL
器（ADC） （ADC = ADC地址）
器（ADC） （ADC = ADC地址）
IRQ
忙
AD7886*
RD
OE
Q11
CLK
D11
D0
DB11
DB0
DSP56000
Q0
2X
74HC374
D23
数据总线
D0
为清楚起见省略*额外的引脚
这是一个两字节的读指令。的第一个字节被读取具有
是高字节（ DB11至DB4 ） 。在第一次读取的端
操作时，上升沿
CS
和
RD
时钟的4个LSB成
74HC374锁存器。第二个字节（ 4位LSB ）然后，从读
这些锁存器。
图19. AD7886 - DSP56000接口
版本B
–11–
AD [ ANALOG DEVICES ]
