AD7874
微处理器接口
定时器
PA2
地址总线
PA0
在AD7874高速总线时序允许直接与
DSP处理器以及现代的16位微处理器。
合适的微处理器接口分别示于图12
通过16 。
AD7874 - ADSP -2100接口
ADDR
解码
MEN
EN
CONVST
CS
图12显示了AD7874和之间的界面的
ADSP -2100 。转换是使用定时器，允许启动
的采样时刻在所有四个信非常精确的控制
内尔斯。在AD7874
INT
行提供一个中断给ADSP-
2100当转换完成所有四个通道。该
来自AD7874使用四个转换结果可以被读
四个连续读出到同一存储器地址。在后续
荷兰国际集团指令读取四大成果之一（该指令是
重复四次读出所有四个结果中的序列） ：
MR0 = DM （ ADC ）
其中， MR0是ADSP -2100 MR0寄存器
ADC是AD7874的地址。
DMA13
地址总线
DMA0
CONVST
ADDR
解码
DMS
EN
CS
定时器
TMS32010
AD7874*
INT
DEN
INT
RD
DB11
DB0
D15
数据总线
D0
为清楚起见省略*额外的引脚
图13. AD7874 - TMS32010接口
AD7874 - TMS320C25的接口
ADSP-2100
(ADSP-2101/
ADSP-2102)
IRQN
DMRD （ RD ）
INT
RD
AD7874*
DB11
DB0
DMD15
数据总线
DMD0
为清楚起见省略*额外的引脚
图14显示了AD7874和之间的界面的
TMS320C25 。与前两个接口，转换
开始与一个计时器和所述处理器被中断时的
转换过程完成。在TMS320C25不
有一个单独的
RD
输出以驱动AD7874
RD
输入二
正确。这必须从处理器STRB生成和
R / W输出用加入了一些逻辑门。该
RD
显
纳尔是OR门控与MSC的信号以提供所述一个等待
要求在读周期为正确的接口时序状态。
转换结果从AD7874使用的后续读
荷兰国际集团的指令：
在D中， ADC
其中D是数据存储器的地址和
ADC是AD7874的地址。
定时器
A15
A0
地址总线
图12. AD7874 - ADSP -2100接口
AD7874 - ADSP- 2101 / ADSP- 2102接口
在图12中列出的接口也形成了基础的
在AD7874与ADSP- 2101 / ADSP - 2102之间的接口。
读线的ADSP - 2101 / ADSP- 2102的标
RD 。
在这个界面中，
RD
处理器的脉冲宽度可以
使用数据存储器等待状态控制寄存器编程
之三。用于读取四个结果中的一个的指令是如
概述了ADSP -2100 。
AD7874 - TMS32010接口
ADDR
解码
IS
EN
CONVST
CS
TMS320C25
INTN
STRB
读/写
准备
MSC
AD7874*
INT
RD
的AD7874和TMS32010之间的界面显示
图13再一次转换是使用EX-发起
外部定时器和TMS32010被中断时，所有四个
转换已经完成。下面的指令是
用于读取来自AD7874的转换结果：
在D中， ADC
其中D是数据存储器的地址和
ADC是AD7874的地址。
DB11
DB0
D15
数据总线
D0
为清楚起见省略*额外的引脚
图14. AD7874 - TMS320C25的接口
–10–
版本C
AD [ ANALOG DEVICES ]
