欢迎访问ic37.com |
会员登录 免费注册
发布采购

AD7870JN 参数 Datasheet PDF下载

AD7870JN图片预览
型号: AD7870JN
PDF下载: 下载PDF文件 查看货源
内容描述: LC2MOS完成, 12位, 100千赫采样ADC [LC2MOS Complete, 12-Bit, 100 kHz, Sampling ADCs]
分类和应用:
文件页数/大小: 20 页 / 332 K
品牌: AD [ ANALOG DEVICES ]
 浏览型号AD7870JN的Datasheet PDF文件第5页浏览型号AD7870JN的Datasheet PDF文件第6页浏览型号AD7870JN的Datasheet PDF文件第7页浏览型号AD7870JN的Datasheet PDF文件第8页浏览型号AD7870JN的Datasheet PDF文件第10页浏览型号AD7870JN的Datasheet PDF文件第11页浏览型号AD7870JN的Datasheet PDF文件第12页浏览型号AD7870JN的Datasheet PDF文件第13页  
AD7870/AD7875/AD7876
偏移量和满度调节, AD7875
类似于AD7870 ,大部分的DSP应用,其中
的AD7875将用于将不要求偏置和满量程
调整。对于应用确实需要调整,偏移量
错误必须在满量程(增益)误差进行调整。这是
通过施加0.61毫伏(1/2 LSB)的一个输入电压来实现
V
1
在图8中,调节运算放大器的偏移电压,直到
间0000 0000 0000 0000 ADC输出码闪烁
0000 0001进行全面的调整,应用的输入电压
4.9982 V( FS - 3/2个LSB )到V
1
调整R2 ,直到ADC
间1111 1111 1110 1111 1111输出代码闪烁
1111.
定时和控制
功能。串行数据是可用的转换用一句话时
16比特长度; 4前导零,后面是12位转换
版本导致从MSB开始。数据同步
到串行时钟输出(SCLK)和由串行框
选通( SSTRB ) 。数据逐个从一个从低到高的转变
串行时钟和的是,在这个时钟的下降沿有效
SSTRB
输出为低电平。
SSTRB
变低3内
时钟周期后
CONVST ,
和所述第一串行数据位(第
前导零)在SCLK的第一个下降沿有效。所有这三个
串口线是漏极开路输出,并要求外接上拉
电阻器。
串行时钟输出由ADC的时钟源,
可以是内部或外部。通常情况下, SCLK要求
期间只串行传输。在这些情况下,它可以被关闭
倒在转换结束时,允许多个ADC共享
常见的串行总线。然而,某些串行系统(例如,
TMS32020 )要求连续运行的串行时钟。两
可供选择的AD7870 / AD7875 / AD7876使用
12 /8 / CLK输入。与该输入在-5伏,串行时钟
( SCLK )连续运行;当八分之十二/ CLK处于0V, SCLK为
在发送结束时关闭。
模式1接口
2
在AD7870 / AD7875 / AD7876能够两个基本操作
模式。在第一模式(模式1) ,所述
CONVST
线是用来
开始转换并驱动采样/保持进入保持模式。在
转换结束时的采样/保持返回到其跟踪模式。
它旨在主要用于数字信号处理和其它
应用在时间上精确的采样是必需的。在这些
应用中,重要的是使信号采样发生在EX-
actly相等的间隔,以减少因取样不确定的错误
确定性或抖动。对于这些情况,该
CONVST
线是由一个驱动
定时器或一些精确的时钟源。
第二模式是通过硬布线所取得的
CONVST
LINE
低。此模式(模式2)是用于在系统中使用
该微处理器具有ADC的总控制,既引发
转换和读取数据。
CS
启动转换和
微处理器通常会被驱动到一个WAIT状态
用于转换由持续时间
BUSY / INT 。
数据输出格式
除了在两个操作模式中, AD7870 / AD7875 /
AD7876还提供了三种数据输出格式可供选择,一是
串行和两个平行的。该并行数据格式是一个单一的,
12位并行字为16位数据总线和一个两个字节的格式
对于8位数据总线。数据格式由12 /8 /控制
CLK输入。逻辑高电平在这个引脚选择12位并行
输出格式。逻辑低或-5 V应用到这个引脚AL-
低点串行或字节格式数据的用户访问。
三个先前分配给四个MSB在paral-销
LEL形式现在用于同时串行通信
第四引脚成为一个控制输入端的字节格式的数据。
三种可能的数据输出格式可以选择任一
的操作模式。
并行输出格式
转换是通过一个低启动脉冲的开始
CONVST
输入。此上升沿
CONVST
脉冲启动转换
和驱动该采样/保持放大器进入其保持模式。转换
锡永将不会如启动
CS
是低的。该
BUSY / INT
状态
输出假设其
INT
函数在该模式。
INT
通常
高和变低,在转换结束。这
INT
行会
用来中断微处理器。读操作的
ADC的访问数据和
INT
行复位高的下降沿继续
荷兰国际集团的边缘
CS
RD 。
CONVST
输入必须是高
CS
RD
被带到低的ADC操作cor-
rectly在这种模式下。该
CS
or
RD
输入不应被硬
在这种模式下有线低。数据不能从该部分读
在转换过程中,因为芯片上的锁存器被禁用
当转换正在进行中。在应用中,精确
采样不是关键的,该
CONVST
可以产生脉冲
从一个微处理器
WR
或门控与解码AD-线
装扮。在一些应用中,这取决于电源的接通
时, AD7870 / AD7875 / AD7876可以执行转换
上电。在这种情况下,该
INT
线将电时低,一
虚拟读取到AD7870 / AD7875 / AD7876将需要
重置
INT
在开始转换前行。
图9示出了用于12位并行的方式1的时序图
数据输出格式(12 /8 / CLK = +5 V) 。读的ADC在
转换结束时访问的所有12位数据的在同一
时间。串行数据是无法用于此数据的输出格式。
两个平行的格式提供的部分是一个12位宽的
数据字和两个字节的数据字。在第一阶段,所有12位
数据是通过可在同一时间上DB11 (MSB)
DB0 ( LSB ) 。在第二,两次读取被要求访问
数据。当选择此数据格式,在DB11 / HBEN引脚
假设HBEN功能。 HBEN选择的数据的字节
要被从ADC读取。当HBEN低,低
8位数据中的读出OP-放置在数据总线上
关合作;与HBEN高,上部4位中的12位字的
被放置在数据总线上。这4个位右对齐
并由此占据,而上数据的低阶位
半字节包含了四个零。
串行输出格式
串行数据可在AD7870 / AD7875 / AD7876时
12 /8 / CLK输入为0伏或-5 V和在这种情况下, DB10 /
SSTRB ,
DB9 / SCLK和DB8 / SDATA引脚承担起自己的序列
版本B
–9–
图9.模式1时序图, 12位并行读取