AD7755
引脚功能描述
PIN号
1
助记符
DV
DD
描述
数字电源。该引脚提供的电源电压在AD7755的数字电路。
电源电压应保持在5伏
±
工作在规定范围5 ％ 。该引脚应
去耦用10
µF
电容并联一个陶瓷100 nF的电容。
高通滤波器选择。这个逻辑输入用于使所述高通滤波器在信道1 （当前频道） 。
该引脚上的逻辑之一使HPF 。此过滤器的相关联的相位响应一直互
应受补偿在45赫兹的频率范围内，以1千赫兹。高通滤波器过滤器中启用
电能计量应用。
模拟电源。该引脚提供的电源电压在AD7755的模拟电路。
电源应保持在5伏
±
工作在规定范围5 ％ 。应尽一切努力向
在这个引脚通过使用适当的去耦减少电源纹波和噪声。该引脚应
去耦至AGND与10
µF
电容并联一个陶瓷100 nF的电容。
无连接。
模拟输入通道1 （电流通道） 。这些输入是全差分电压输入，
最大差分信号电平
±
470毫伏的特定操作。通道1还具有PGA和
增益选择在表I中概述在这些管脚的最大信号电平是
±
1 V有关
到AGND 。两个引脚内部都有ESD保护电路，此外过压
±
6 V
可以持续对这些投入没有永久损坏的危险。
负，正输入通道2 （电压通道） 。这些输入提供了一个全差分
输入对。最大差分输入电压为
±
660毫伏的特定操作。最大
在这些引脚的信号电平是
±
1 V相对于AGND 。两个引脚内部都有ESD保护
电路和过压
±
6 V ，也可以持续对这些投入没有永久的风险
损害。
复位引脚为AD7755 。该引脚上的逻辑低电平将持有的ADC和数字电路的复位
条件。把该引脚的逻辑低电平将清除AD7755内部寄存器。
此引脚可以访问片内基准电压源。片上参考电压的标称值
2.5 V
±
8％，为30ppm / ℃的典型温度系数。外部参考源可
也是在这个引脚相连。在这两种情况下，该引脚应去耦至AGND了1
µF
陶瓷电容器和100nF的陶瓷电容。
这提供了用于模拟电路中的AD7755 ，即， ADC和参考接地参考。
该引脚应连接到PCB的模拟地平面。模拟接地层是接地
对于所有模拟电路，例如，抗混叠滤波器，电流和电压传感器等。对于参考
良好的噪声抑制模拟接地层应该只连接到数字地平面的
一个点。星型接地结构将有助于保持嘈杂的数字电流远离模拟
电路。
选择标定频率。这个逻辑输入用于选择在校准输出的频率
CF.表IV显示了校准的频率被选择。
这些逻辑输入用来选择四个可能的频率，一个用于数字 - 频率CON-
版本。这种设计的电能表时提供了更大的设计灵活性。请参阅选择
频率的电能表的应用部分。
这些逻辑输入用来选择四个可能的增益为信道1 ，即V1之一。可能的
增益是1 ， 2,8和16。参见模拟输入部分。
外部时钟可以在这个逻辑输入来提供。可替换地，并联谐振的AT晶体可以
连接跨CLKIN和CLKOUT提供时钟源AD7755 。时钟
频率指定的操作是3.579545 MHz的。的pF和22之间的晶体负载电容
33 pF的（陶瓷） ，应使用与栅极振荡电路。
晶体可以在这个引脚和CLKIN连接上述提供时钟源
对于AD7755 。 CLKOUT引脚可以驱动一个CMOS负载时，外部时钟时提供
CLKIN或由门的振荡器电路。
此逻辑输出将变为逻辑高时，负电源被检测到，即，当之间的相位角
的电压和电流信号是大于90°。此输出不被锁存和被复位时
正电源被再次检测。输出将为高电平或低电平，同时作为一个脉冲是
上CF.发行
2
交流/直流
3
AV
DD
4, 19
5, 6
NC
V1P ， V1N
7, 8
V2N ， V2P
9
10
RESET
REF
IN / OUT
11
AGND
12
13, 14
SCF
S1, S0
15, 16
17
G1, G0
CLKIN
18
CLKOUT
20
REVP
版本B
–5–
AD [ ANALOG DEVICES ]
