AD7720
引脚功能描述
PIN号
1
助记符
REF2
功能
2, 14, 18, 20, 24, 26
3, 13
4
5
6, 15
7
8
9
10
11
12
16
17
19
21, 23
25, 28
22
27
基准输入/输出。 REF2连接到一个内部的缓冲放大器的使用的输出
以驱动所述Σ-Δ调制器。当给定2作为一个输入， REF1必须CON组
连接至AGND 。
AGND
接地参考点的模拟电路。
NC
无连接。
STBY
待机，逻辑输入。当STBY为高电平时，器件被放置在一个低功率模式。
当STBY为低时，设备上电。
DVAL
数据有效逻辑输出。在DVAL逻辑高电平表示从数据比特流
的AD7720是模拟电压的输入端的一个准确的数字表示
Σ-Δ调制器。该DVAL引脚设置为低电平20 MCLK周期，如果模拟输入电压
OVERRANGED 。
DGND
对于数字电路的参考地。
GC
数字控制输入。当气相色谱仪是高，可校准调制器的增益误差。
BIP
模拟输入范围选择，逻辑输入。在此输入逻辑低电平选择单极模式。一
逻辑高电平选择双极性模式。
MZERO
数字控制输入。当MZERO为高电平时，调制器输入在内部接地，
也就是说，绑在单极模式和REF2在双极模式AGND 。 MZERO允许片上
偏移量进行校正。 MZERO为低电平时正常工作。
数据
调制器的比特流。来自Σ-Δ调制器的数字比特流被输出时
数据。
SCLK
串行时钟，逻辑输出。来自调制器的比特流是在上升沿有效
的SCLK 。
RESETO
复位逻辑输出。适用于RESET引脚上的信号被提供作为在输出
RESETO 。
XTAL1 / MCLK CMOS逻辑器件的时钟输入。在XTAL1 / MCLK引脚接口的设备的内部振荡器
电路向外部晶体或外部时钟。并联谐振，基频，
微处理器级的晶体和1 MΩ电阻应连接在MCLK之间
和XTAL引脚与两个电容从每个引脚接地。可选地，所述
XTAL1 / MCLK引脚可以驱动一个外部CMOS兼容时钟。的部分是
有12.5 MHz的主时钟指定。
XTAL2
振荡器输出。 XTAL2引脚内部振荡器的输出连接到一个外部
水晶。如果使用外部时钟时， XTAL2应悬空。
DVDD
数字电源电压， + 5V
±
5%.
VIN （ - ） ， VIN （ + ）模拟输入。在单极操作，对VIN （ + ）的模拟输入范围为VIN （ - ）来
（ VIN （ - ） + V
REF
） ;对于双极性工作，在VIN +的模拟输入范围为（ VIN （ - ）
±
V
REF
/2).
绝对的模拟输入范围必须在0到AVDD所在。模拟输入所配置
tinuously取样，并用模拟调制处理。
AVDD
模拟正电源电压， + 5V
±
5%.
RESET
复位逻辑输入。 RESET是一个异步输入。当RESET变为高电平时，
Σ-Δ调制器被短路，在调制器中的积分电容器复位。 DVAL
变低了20个MCLK周期，而调制器处于复位状态。
REF1
基准输入/输出。 REF1通过3 kΩ的电阻连接到内部的输出
2.5伏参考，以及一个缓冲放大器，用于驱动所述的Σ-Δ调制器的输入端。
该引脚也可以过驱动与外部2.5 V基准电压源。
–6–
第0版
AD [ ANALOG DEVICES ]
