AD7628
接口逻辑信息
DAC的选择
两个DAC锁存器都有一个共同的8位的输入端口。 CON组
控制输入
DAC A / DAC
B选择哪一个DAC可以接受的数据
从输入口。
模式选择
加权电流DAC输出之间切换
AGND ，从而保持每个梯脚固定电流不知疲倦
吊灯的开关状态。
等效电路分析
输入
CS
和
WR
控制的选择的操作模式
DAC 。见下面的方式选择表。
写模式
图2示出了一个近似等效电路的一个
在AD7628的D / A转换器，在这种情况下， DAC A.类似
等效电路，可以得出对于DAC B的注意AGND
（引脚1 ）是常见的DAC A和DAC B两者
电流源I
泄漏
由表面和junc-
灰泄漏和，与大多数半导体器件，近似
三方共同加倍每10 ℃。罗，如图图 - 电阻
茜2中，是设备，等效输出电阻，这
随输入码（不包括全0码）从0.8R为2R 。
R通常为11千欧。 ç
OUT
是由于在N沟道电容
开关和变化从约50 pF到120 pF的，这取决于
数字输入。 G（V
REF
A，N ）是戴维宁等效电压
由于参考输入电压V年龄发生器
REF
A和
的R-2R梯形的传递函数。
有关乘法CMOS D / A转换器的更多信息，
请参阅“ CMOS DAC应用指南（第二版） ”可用
可以从ADI公司，公开号G872a - 15-4 / 86 。
当
CS
和
WR
都很低，所选择的DAC是在写
模式。选定的DAC输入数据锁存器包括透明
耳鼻喉科及模拟输出响应的DB0 - DB7活动。
HOLD MODE
选定的DAC锁存器将保持，这是存在于数据
DB0 - DB7前夕
CS
or
WR
假设一个高的状态。两
模拟输出保持在所述值对应于在数据
它们各自的锁存器。
模式选择表
DAC A /
DAC B
L
H
X
X
CS
L
L
H
X
WR
L
L
X
H
DAC A
写
HOLD
HOLD
HOLD
DAC B
HOLD
写
HOLD
HOLD
L =低的状态，H =高状态， X =无所谓
写周期时序图
图2.等效模拟输出DAC A的电路
电路信息，数字部分
输入缓冲器是简单的CMOS电平转换器设计，使
当AD7628是采用V操作
DD
从10.8 V至
15.75 V，缓冲转换TTL输入电平（ 2.4 V和0.8 V）
成的CMOS逻辑电平。当V
IN
在1.0伏特到该区域
2.0伏特，输入缓冲器线性区操作，
通过静态电流（参见图3） 。为了最大限度地减少电力支持
帘布层的电流，所以建议在数字的输入电压是如
接近电源轨（V
DD
和DGND ）作为实际上可能。
该AD7628可与在任何电源电压下工作
范围10.8
≤
V
DD
≤
15.75伏。
电路信息-D / A部分
该AD7628包含两个相同的8位乘法D / A CON-
变流器， DAC A和DAC B.每个DAC包含一个高度
稳定的薄膜R-2R梯形和8 N沟道电流导引
开关。简化的D / A电路， DAC A如图
1.一种反相R-2R梯形结构被使用;即，二进制
图1.简化功能电路的DAC A
图3.电源电流的典型情节，我
DD
与逻辑
输入电压V
IN
到V
DD
= +15 V
–4–
REV 。一
AD [ ANALOG DEVICES ]
