AD7575
CS
t
1
RD
t
5
t
4
t
2
t
8
忙
t
3
数据
高
阻抗母线
老
数据
t
7
高阻抗
公共汽车
t
3
新
数据
t
7
高阻抗
公共汽车
图5. ROM接口时序图
图6和图7显示连接图的接口的
AD7575在ROM接口模式。图6示出了
AD7575接口6809分之6502微处理器而
用于连接于Z -80连接图中示出
图7 。
作为其非常快速接口定时结果， AD7575还可以
被接口到DSP处理器中， TMS32010 。该
AD7575将（在规格范围内）接口TMS32010 ，
在高达18MHz的运行，但将典型地工作在全
时钟频率范围的TMS32010的。图8示出了
接线图这个界面。在AD7575映射
在一个端口地址。转换使用IN A发起， PA
指令，其中PA指的是解码的端口地址
AD7575 。转换的结果从部分使用得到的
第二IN A， PA的指令，并且所得到的数据被放置
在TMS32010累加器。
在许多应用中，重要的是使信号采样
发生在完全相等的时间间隔，以减少因错误SAM-
耦不确定性或抖动。接口前面概述
要求采样等间隔，用户必须
计数时钟周期匹配或软件延迟。这是特别
很难在中断驱动系统中的不确定性间
中断服务延迟将要求AD7575具有优先
性中断状态，即使这样多余的软件延时
可能是必要的，以均衡环路延迟。
这个问题可以通过使用一个实时时钟，必须克服
控制转化的起始。这可以从以下导出
用于驱动AD7575 CLK引脚时钟源。自从
采样时刻出现三个时钟周期之后
CS
和
RD
go
低电平时，输入信号的采样间隔是等距的。该
所得的数据被放置在可接一个FIFO锁存
微处理器在其自己的速度时，它需要的数据。
这可以确保数据不会从AD7575中一个READ
转换。如果在转换过程中执行数据读，
从先前转换的有效数据将被访问的，但
转换的进度可能会和一个不正确的干扰
结果是可能的。
If
CS
和
RD
在20纳秒的时钟下降沿变为低电平时，
AD7575可以或不可以看到下降沿作为第一的
3个时钟下降沿采样时刻。在这种情况下，该
采样时刻可通过一个时钟周期发生变化。如果它一点很
坦知道确切的采样时刻，
CS
和
RD
不能
去低在20纳秒的时钟下降沿。
A0–A15
6502/6809
读/写
2或E
地址总线
+5V
地址
解码
TP
CS
RD
DB0–DB7
EN
AD7575*
D0–D7
数据总线
*线性电路省略清晰
图6. AD7575以六千八百〇九分之六千五百〇二ROM接口
地址总线
+5V
Z–80
MREQ
RD
EN
地址
解码
TP
CS
RD
DB7
DB0
DB7
数据总线
DB0
*线性电路省略清晰
AD7575*
图7. AD7575为Z- 80接口ROM
PA2
地址总线
PA0
+5V
TMS32010
MEN
DEN
EN
地址
解码
TP
CS
RD
DB7
DB0
D7
数据总线
D0
*线性电路省略清晰
AD7575*
图8. AD7575以TMS32010 ROM接口
–6–
版本B
AD [ ANALOG DEVICES ]
