AD7541A
通用电路信息
简化的D / A电路示于图1中的倒
R-2R梯形结构用于-即， binarily加权
电流的OUT1和OUT2总线线路之间进行切换，
因此保持在每个梯形腿indepen-的恒定电流
凹陷的开关状态。
10kΩ
V
REF
20kΩ
S1
20kΩ
S2
20kΩ
S3
20kΩ
S12
20kΩ
10kΩ
10kΩ
应用
单极二元运算
（ 2象限乘法）
图4示出所需的单向模拟电路的连接
极地二进制（ 2象限乘法）操作。用一个直流
参考电压或电流（正或负极性） AP-
合股在引脚17 ，该电路是一个单极的D / A转换器。有
交流基准电压或电流，该电路提供了2个象限
乘法（数字控制衰减） 。输入/
输出关系示于表II中。
R1提供了全面的调整功能[即，加载DAC寄存器
1111 1111 1111 ，调整R1为V
OUT
= –V
REF
(4095/4096)].
可替代地，全量程可以通过省略R1和R2来调节
和微调参考电压幅度。
C1的相位补偿（10 pF至25 pF）时，可能需要对
使用高速放大器时的稳定性。 （ C1被用于取消
由DAC内部反馈电阻所形成的磁极和
输出电容OUT1） 。
放大器A1应选择或修整以得到V
OS
≤
在V的电压分辨率的10 ％
OUT
。此外，该扩增
费里应表现出的偏置电流是低过温
兴趣（偏置电流的TURE范围将导致输出偏移V
OUT
等于我
B
倍DAC反馈电阻，标称11 kΩ的） 。
该AD544L是一种高速植入FET输入运算放大器
小工厂调整V
OS
.
V
DD
R2
*
18
R
FB
OUT1 1
OUT2
销4-15
DGND
3
2
AD544L
（见正文）
类似物
常见
C1
33pF
V
OUT
OUT2
OUT1
10kΩ
R
反馈
第1位（ MSB ）
第2位
第3位
12位（LSB ）
数字输入（ DTL / TTL / CMOS兼容）
逻辑：一个开关闭合，我
OUT1
为
其数字输入IN A "HIGH"状态。
图1.功能框图（输入高电平）
在V输入电阻
REF
（图1）总是等于R
LDR
(R
LDR
是R / 2R梯形电阻特性，并等于
值的“R ”）。由于R
IN
在V
REF
销是恒定的，所述参考
终端可以通过一个基准电压或基准被驱动
电流，交流的正极性或负极性或直流。 （如果当前
源的情况下，具有低温度系数的外部R
FB
is
建议定义的比例因子。 ）
等效电路分析
所有数字输入低电平，所有数字的等效电路
输入高电平示于图2和图3在图2中的所有
数字输入低电平时，该参考电流被切换到OUT2 。
电流源I
泄漏
由表面和junc-
灰泄漏到衬底上，而I /
4096
电流源
表示通过所述端接一个恒定的1位的电流消耗
在R -2R梯形电阻化。的导通电容
输出N沟道开关200 pF的，如在OUT2
终奌站。断开开关电容70 pF的，如图上
在OUT1端子。所有数字输入分析电路
高时，如图3与图2类似;然而，该
在交换机上，现在在终端OUT1 ，因此200 PF的
该终端。
RFB
R
OUT1
I
泄漏
R
V
REF
I
REF
I
/4096
I
泄漏
200pF
15kΩ
OUT2
70pF
16
V
IN
R1
*
V
DD
17 V
REF
AD7541A
第1位 - 第12位
数字
地
*
请参考表1
图4.单极性的二进制运算
表一，建议微调电阻值与等级
TRIM
电阻器
R1
R2
JN / AQ / SD
100
Ω
47
Ω
KN / BQ / TD
100
Ω
33
Ω
表II中。单极性的二进制代码表图4的电路
在DAC的二进制数
最高位
最低位
图2. DAC等效电路所有数字输入低电平
RFB
R
V
REF
I
REF
I
/4096
I
泄漏
200pF
15kΩ
R
OUT1
模拟量输出， V
OUT
4095
–V
IN
4096
2048
–V
IN
4096
= –1/2 V
IN
1
–V
IN
4096
0伏特
版本B
1111
1111
1111
1000
OUT2
70pF
0000
0000
I
泄漏
0000
图3. DAC等效电路所有数字输入HIGH
0000
0000
0001
0000
0000
–4–
AD [ ANALOG DEVICES ]
