AD744
REF
OUT
收益
调整
100
REF
IN
REF
GND
V
CC
0.1 F
100
双极
OFFSET
调整
20V量程
10V
19.95k
AD565A
9.96k
5k
10V量程
5k
DAC输出
C
领导
10pF
+15V
1 F
20k
8k
AD744
1 F
0.1 F
–V
EE
动力
GND
最高位
最低位
–15V
图34 。
±
10 V电压输出DAC双极采用AD744作为输出缓冲器
高速运算放大器的应用
与技术
DAC缓冲器（ I至V转换器）
高速， 3运放仪表
放大电路
其中使用双极晶体管，以数字 - 模拟转换器
转换成电流（或退出）的输出可以达到很
快速建立时间。该AD565A ，例如，被规定为
结算到12位在小于250纳秒，具有电流输出。然而
以往，在许多应用中，一个电压输出是理想的，并且它
将是有益的 - 也许是至关重要的 - 这我到V转换
不增加稳定时间或不完成
降低DAC的精度。
图34是一个AD565A的DAC使用AD744的示意
输出缓冲器。 10 pF的ç
领导
电容补偿
DAC的输出电容，再加上5.5 pF的输入放大器
电容。
图35是AD744的输出的示波器照片电压
年龄加+10 V至0 V的步骤;这对应于所有
“1”上的DAC全“0 ”的代码变化。因为DAC是
在图36所示的仪表放大器电路可以
提供了一系列的成果，从团结起来，以1000及更高版本。该
电路的带宽为4MHz以1:1的增益和750千赫兹处的增益
10 ;建立时间为整个电路是小于2
µs
内为一10伏步骤，（G = 10） 0.01％。
而AD744是不稳定的， 100 ％的负反馈（如
当连接为标准电压跟随器） ，相位裕度
因此稳定性在单位增益可增至一个可接受
能水平放置的电阻器和一个的并联组合
每个放大器的输出和它之间的小铅电容
反相输入端。
与此方法相关联的唯一的惩罚是一个小频带 -
宽度减少低收益。对于C的最佳值
领导
可以从图41.这种技术的曲线图中确定
可以使用图36中的电路，以实现稳定的操作
化的收益，从统一到超过1000 。
电路增益=
20,000
+1
R
G
*1.5pF
= 20pF的
（ TRIM为了获得最佳的稳定时间）
**10k
**10k
**10k
10k
5pF
**10k
A3
SENSE
AD744
✱In
A1
10k
7.5pF
R
G
7.5pF
AD744
A2
+ IN
参考
图35.上跟踪： AD744输出电压为
+10 V至0 V步骤，规模：5 mV /格。
较低的跟踪：逻辑输入信号，规模：5 V / DIV 。
AD744
* VOLTRONICS
SP20微调电容器或同等
**比
共有1 ％的金属膜电阻
+15V
1 F
COMM
1 F
–15V
–V
S
1 F
0.1 F
引脚4
+V
S
1 F
0.1 F
7针
每
扩音器
连接在20 V量程模式， 1 LSB等于4.88毫伏。
输出稳定时间为AD565 / AD744的组合较少
超过500 ns至内2.44毫伏， 1/2 LSB误差带。
对于可选偏移调整：
TRIM A1 ， A3使用TRIM程序，如图21所示。
图36.一个高性能， 3运算放大器
仪表放大器电路
–10–
版本C
AD [ ANALOG DEVICES ]
