AD7228A
表II中。单极性码表
DAC锁存器的内容
最高位
最低位
1111
1000
1000
0111
0000
0000
1111
0001
0000
1111
0001
0000
模拟输出
255
+V
REF
256
129
+V
REF
256
V
128
+V
REF
= +
REF
256
2
127
+V
REF
256
1
+V
REF
256
R1和R2之间的不匹配导致的增益和失调误差和
因此，这些电阻必须匹配和跟踪随着温度。
再次， AD7228A可以从单电源供电
或双电源供电。表III中示出了数字代码与
对于图8中的与电路输出电压的关系
R1 = R2.
AC参考信号
0V
1
256
注： 1 LSB = （V
REF
)(2
–8
) = V
REF
在一些应用中，可能期望具有一个交流信号AP-
合股作为参考输入到AD7228A 。该AD7228A
具有上（ +10 V）内乘能力和更低的
（ 2 V）基准电压的极限时，采用双支持操作
层数。因此，AC信号需要交流耦合，偏置起来
之前被施加到所述参考输入。图9示出了
施加到AD7228A的参考输入正弦波信号。
输入频率高达50 kHz时，输出失真典型
美云保持小于0.1％。在典型的3 dB带宽为
小信号输入为800千赫。
双极性输出操作
每对AD7228A的DAC都可以单独config-
置的双极性输出操作。这是可能使用1 EX-
ternal放大器每通道两个电阻。图8示出
电路用于实现偏移二进制码（双极性操作
化）与AD7228A的DAC1 。在这种情况下
R2
R2
V
OUT
=
1
+
•
(
D
1
•V
REF
)
–
•
(
V
REF
)
R1
R1
同
R1
=
R2
V
OUT
= (2D
1
– 1) • (V
REF
)
哪里
D
1
是所述数字字的一个分数表示
锁存器1的AD7228A的。 （ 0
≤
D
1
≤
255/256)
图9.应用一个交流信号的AD7228A
时序偏移校正
在ATE应用中的一个常见问题是减慢或
由时间“四舍五入”的信号沿到达的
引脚驱动电路。这个问题可以容易地通过被克服
“平方向上”的引脚驱动器的边缘。然而，由于每个
由同一程度的边缘会不会被“四舍五入” ，这
“平方向上”可能会导致不正确的时序关系BE-
吐温的信号。这种效果显示在图10a中。
图8.双极性输出电路
表Ⅲ。双极性码表
DAC锁存器的内容
最高位
最低位
1111
1000
1000
0111
0000
0000
1111
0001
0000
1111
0001
0000
模拟输出
127
+V
REF
128
1
+V
REF
128
图10a 。时间歪斜由于边缘放缓
0V
1
–V
REF
128
127
–V
REF
128
128
–V
REF
=
–V
REF
128
图10b的电路显示了如何两个DAC
AD7228A可以帮助克服这个问题。相同的两个
信号被施加到该电路如在图10b中被应用。
各DAC的输出被施加到一个高速的一个输入端
比较，并将该信号被施加到其他的输入。
改变输出电压的DAC，有效地改变所述
触发点在哪比较翻转。因此，重新计时
两个信号之间lationship可以可编程地cor-
矫正的（或偏斜）由代码改变到的DAC的
AD7228A 。在典型的应用中，该代码被加载到
–6–
REV 。一
AD [ ANALOG DEVICES ]
