AD7226
图10.动态响应（V
SS
= –5 V)
图9.零代码误差与温度的关系
规格值域
为了使DAC的操作到其规格， REF-
erence电压必须至少为4 V以下时在V
DD
电源
电压。这个电压差所需的正确的一代
偏置电压化的DAC开关。
在AD7226被指定为V工作在
DD
范围
+12 V
±
5％至+ 15V
±
的10％ （即从11.4 V至16.5 V）的
与V
SS
-5 V
±
的10％。操作也为指定
单+ 15V
±
5% V
DD
供应量。应用V
SS
-5 V结果
在改进的零代码误差，提高了输出的吸收能力
附近AGND输出和改善负向settling-
时间。
性能被指定在很宽范围的基准电压
2 V至（Ⅴ
DD
- 4 V）采用双电源供电。这允许范围
的标准参考发生器要使用诸如AD580 ，
一个+ 2.5V带隙基准和AD584 ，精密+10 V
参考。请注意，为了实现输出电压范围
0 V至+10 V的标称15 V
±
5％的电源电压是
由AD7226要求。
建立时间
图11A 。正步建立时间（V
SS
= –5 V)
的缓冲放大器的输出级由一个双极
从V NPN晶体管
DD
线和一个恒定电流负荷
V
SS
. V
SS
是输出缓冲器中的负电源上午
plifiers 。在运放部分所提到的，在单电源供电
操作NMOS晶体管将出来饱和的如
输出电压接近AGND和将作为电阻
大约2 k负载到AGND 。作为一个结果， settling-
时间的负向信号在单接近AGND
电源供电会比双电源供电更长
其中的400的当前负载
µA
保持一路走低
到AGND 。正向建立时间不受V
SS
.
沉降时间为AD7226被摆率限制
输出缓冲放大器。这可以从图10中可以看出
其示出为AD7226的动态响应的全
规模的变化。图11a和11b示出扩大稳定时间
与来自differen-得到的输出波形的照片
TiAl金属输入到示波器。图11a示出了建立时间
对于一个正向步骤和图11b示出了建立时间
对于负向输出步骤。
图11b 。负步建立时间（V
SS
= –5 V)
地面管理
AGND和DGND之间的交流或瞬态电压可导致
在模拟输出噪声。这是在微处理器的更是如此
处理器系统中的数字噪声不绝于耳。最简单的
确保电压的方法，在AGND与DGND
平等是要配合AGND和DGND在一起的AD7226 。在
更复杂的系统，其中的AGND和DGND联接纽带是
在背板上，所以建议两个二极管CON组
已连接的AD7226 AGND之间反向并联
DGND引脚（ IN914或同等学历） 。
REV 。一
–7–
AD [ ANALOG DEVICES ]
