AD652
调整完成，然后用500
Ω
系列微调。
请参阅图10a和10b 。当负输入电压是
使用时，该500
Ω
微调将被捆绑到地面和引脚6将
是输入脚。
这个增益调整应与的9伏的输入电压来完成，并且
输出频率应调整到的恰好45％
时钟频率。由于该装置稳定于除以2
模式输入超量程情况，调整了增益
10 V输入是不现实的;输出频率将是完全相同
的二分之一时钟频率，如果增益太高，会
不调整改变，直到确切的适当比例因子
达到了。因此，增益调整应与进行
9 V输入。
所述运算放大器的偏移可被调整到零的修剪
在图10a为CERDIP封装器件中所示方案和
图10b为PLCC封装器件。切边的单程
明的偏移量是由接地CERDIP的引脚7 （ 8 ） （ PLCC ）
封装器件和观察波形在引脚4.如果摘
运算放大器的设定电压为正时，则积分器将有
饱和的和的电压将在正供电轨。如果偏移
电压是负的，那么将有一个小的有效输入电流
这将导致AD652振荡和锯齿波
在引脚4，将观察到的可调电位器应调整至
该锯齿波的下降斜率变得很慢，下来
至1赫兹或更低的频率。在一个模拟 - 数字转换
应用程序，一个简单的方法来修剪偏移是应用小
输入电压，在满刻度电压的，如0.01％ ，并调整
可调电位器，直到正确的数字输出为止。
提高性能
基准电压。例如， 10 mA负载与互动
a 0.3
Ω
典型的输出阻抗会改变参考
电压由0.06 ％。
数字接口注意事项
在AD652时钟输入是用一个高阻抗输入
两个二极管的阈值电压的电压相对于数字
接地引脚12（约1.2伏在室温下） 。
当时钟输入端为低电平时， 5
µA–10 µA
流出该引脚。
当时钟输入端为高电平时，没有电流流过。
频率输出是一个集电极开路的上拉下来，是
能灌电流为10 mA的0.4伏，最高电压。
这将推动6标准的TTL输入。集电极开路拉
向上电压可高达36伏以上的数字地面。
组件选择
AD652的积分电容应为0.02
µF.
如果一个大的
正常模式下的干扰量预计（以上
0.1伏） ，并且时钟频率低于500kHz的，一个英特
0.1光栅电容
µF
应该被使用。聚酯，聚丙烯，
或聚苯乙烯电容器应该被使用。
开路集电极上拉电阻的选择应给予
足够快的上升时间。在低时钟频率（ 100千赫）
较大的电阻值（几kΩ的）和较慢的上升时间可以是
耐受性。但是，在较高的时钟频率（1 MHz）的下部
电阻值应该被使用。逻辑输入端的负载
正在被驱动，也必须考虑进去。
例如，被驱动的话2标准TTL负载到再
3.2毫安电流必须沉没，留下6.8毫安为上拉
电阻器如果最大低电平电压被保持在
0.4伏。 680
Ω
电阻器将因此而被选中（ （5V - 0.4） V /
6.8毫安） = 680
Ω.
单触发电容器控制所述频的脉冲宽度
昆西输出。该脉冲由的上升沿启动
时钟信号。在时钟的上升沿之间的延迟时间
和频率输出的下降沿通常是200纳秒。
该脉冲的宽度是5纳秒/ pF和最小宽度为
大约200纳秒与引脚9浮动。如果单触发周期是邮轮业咨询委员会
牙齿选择长于时钟周期，的宽度
脉冲将默认为等于时钟周期。单次可
通过连接销9 + V关闭
S
（图12） ;输出
然后脉冲宽度将等于时钟周期。单稳
是由一个电容器连接从脚9活化（图13）
+V
S
, –V
S
或数字地（ + V
S
是首选） 。
指定了AD652的增益误差斜率的差异
实际，并通过全的理想传递函数之间
大规模的频率范围。图11示出了典型的曲线图
增益误差的变化与时钟输入频率，归一化
到100kHz 。如果使用的是AD652具有全面的时钟后，
100kHz的频率，判断以减少所需的gat-
通过提高时钟频率荷兰国际集团时，该曲线示出了
典型的增益变化归到原来的100 kHz的增益。
图11.增益与时钟lnput
参考噪声
该AD652已经在船上精密缓冲的5 V基准
这是提供给用户。除了被用于抵消
在电压 - 频率同相的比较器输入
模式下，该基准可以用于其它应用，例如
抵消输入到处理双极性信号，并提供
电桥激励。它可以源10 mA和100下沉
µA,
并
短路保护。引用的重载不会
改变VFC的增益，但它会影响到外部
–8–
图12.单次
残
图13.单次
启用
版本B
AD [ ANALOG DEVICES ]
