AD574A
以有效逻辑电平后，转换完成。该
R后STS线变为高电平， 600纳秒/ C变为低电平，并返回低
数据之后300纳秒是有效的。
如果转换是通过一个高脉冲启动，如图12所示，
期间，当R / C为高电平时被启用的数据线。
R的下降沿/ C开始下一个转换，并且将数据
线路恢复到三态（并保持三态） ，直到下一个
高脉冲的R / C 。
一般的A / D转换器接口
注意事项
图12.高脉冲的R /
C
-outputs启用尽管R /
C
高，否则高Z
表Ⅳ中。单机模式时序
符号
t
HRL
t
DS
t
HDR
t
HL
t
HS
t
HRH
t
DDR
参数
低R / C脉冲宽度
自R / C STS延迟
数据有效后的R / C低
输出的浮动延迟
STS延迟数据有效后
高R / C脉冲宽度
数据访问时间
最小典型最大
250
600
25
300
300
150
1000
250
单位
ns
ns
ns
ns
ns
ns
ns
一个典型的A / D转换接口程序包括几个
操作。首先，在写ADC地址启动转换
锡永。然后处理器必须等待转换周期，以
完成，因为大多数ADC需要比一个指令长
周期来完成转换。的有效数据就可以了，当然，只有
转换后读取完成。该AD574A提供
的输出信号（ STS）的指示时的转换是在
进展情况。这个信号可以被处理器轮询通过读
它通过一个外部三态缓冲器（或其他输入端口）。
在STS信号也可以被用于在产生一个中断
完成转换，如果系统定时要求
关键的（记住，的最大转换时间
AD574A只有35微秒） ，并且处理器具有其他
任务期间， ADC转换周期执行。另
可能超时的方法是假设ADC会
35微秒转换，并插入有足够数量的
“什么也不做”的指示，以确保35微秒
处理器时间被消耗。
一旦建立该转换完成后，该数据
可以读取。中的8位分辨率的ADC的情况下（或更少） ，
一个单一的数据读出操作是足够的。在变流的情况下
更多的数据位比器可在总线上，供您选择
数据格式是必需的，并且需要多个读取操作。
该AD574A包括内部逻辑，允许直接接口
到8位或16位的数据总线，由12/8的连接选择
输入。在16位总线应用（ 12/8高），数据线
（ DB11通过DB0 ）可被连接到任意的12个最
显著或12至少显著位的数据总线的。在重
maining四位应该屏蔽软件。接口
到一个8位的数据总线（ 12/8低）设置在左对齐格式完成。
偶地址（ A0低）含有8个MSB （通过DB11
DB4 ） 。奇地址（ A0高）包含4个LSB （ DB3
通过DB0 ）中的字节的上半部分，随后4
尾随零，从而消除位掩码的说明。
这是不可能的，重新排列为右侧AD574A数据线
对齐的8位总线接口。
通常的低脉冲的R / C单机模式将被使用。
图13示出了用于8086的典型的独立配置
类型处理器。在加入74F / S374锁存器改进
总线访问/释放时间，有利于减少数字馈通
到转换器的模拟部分。
图14. AD574A数据格式为8位总线
特定的处理器接口实现的实例
Z- 80系统接口
图13. 8086单机配置
与微处理器的AD574A
该AD574A的控制逻辑使直接连接到
大多数微处理器系统总线成为可能。而它是impos-
sible描述的每一个接口连接的细节
微处理器类型，几个有代表性的例子是
这里描述。
该AD574A可接口于Z -80处理器在一个I / O
或内存映射的配置。图15示出了I / O的
或映射配置。在Z - 80使用的地址线A0 -A7为
解码的I / O端口地址。
在Z - 80的一个有趣的特点是，在I / O操作的
单等待状态自动插入，使AD574A
要具有时钟Z- 80处理器采用主频最高为4 MHz 。
对于应用程序的速度比为4 MHz使用等待状态发生器
在图16中的存储器映射的配置AD574A
可接口至Z -80处理器具有多达时钟速度
2.5兆赫。
–10–
版本B
AD [ ANALOG DEVICES ]
