AD524
10k
0.01%
输入
20V P-P
100k
0.1%
RG
1
G = 10
G = 100
11k
0.1%
1k
0.1%
100
0.1%
G = 1000
RG
2
+V
S
1k
10T
10k
0.1%
V
OUT
AD524
–V
S
为R
G
被减小以增加编程的增益，反式
输入前置放大器的电导提高到transconduct-
ANCE输入晶体管。这有三个重要的优点。
首先，这种方法时，电路可以实现非常高的
3开环增益
×
10
8
在1000编程的增益，从而
降低增益相关的错误可以忽略不计30ppm以下。第二，在
增益带宽乘积，它是由C 3或C 4和确定
输入跨导，达到25兆赫。第三，在输入
电压噪声降低到由集确定的值
输入晶体管对的7纳伏的RTI噪声的电流/ √Hz的处
G = 1000.
输入保护
图27.建立时间测试电路
+V
S
I
1
50 A
V
B
I
2
50 A
R52
20k
R53
20k
A3
SENSE
V
O
A1
C3
CH
2
,
CH
3
， CH
4
CH
1
I
3
50 A
R57
20k
Q1, Q3
RG
1
A2
C4
✱In
R56
20k
4.44k
404
40
G100
Q2, Q4
RG
2
R54
20k
R55
20k
参考
CH
2
， CH
3
,
CH
4
I
4
50 A
CH
1
至于接口，放大器，用于数据采集系统，使用仪器
塔季翁放大器经常受到输入过载，也就是说，
电压电平超过满刻度为所选择的增益
范围内。在低增益， 10或更小，增益电阻器用作电流
串联在输入限制元件。在高收益的
的R值越小
G
不能充分地保护的投入，从
过大的电流。标准的做法是把系列
限流电阻在每个输入，而是限制输入电流
低于5 mA的全差分过载（ 36 V ）将重新
叠纸阻力在7K这将增加10 nV√Hz噪音。
同时提供输入保护和低噪声特别系列
保护FET使用。
独特的FET设计用来提供双向电流
租金的限制，从而防止正反两方面
重载。在非过载条件下，三个通道CH
2
,
CH
3
， CH
4
，作为一个电阻（ ≈1千欧）串联在输入作为
前。期间在正方向上的过载，四分之一
通道， CH
1
，作为一个小电阻（ ≈3 kΩ）连接在串联
的栅极，其仅吸收的漏电流，并且FET
限制我
DSS
。当FET下一个负载增强，
栅极电流必须通过CH形成的小FET
1
并且当该场效应晶体管进入饱和状态，栅极电流是
限制，并且主要用FET将进入控制的增强。
双向限制保存的最大输入电流，以
3毫安在36 V范围内。
输入失调和输出失调
+ IN
G1000
–V
S
图28放大器的简化电路;增益定义为
((R56 + R57)/(R
G
） ） + 1对于1，R一个增益
G
是开路
工作原理
该AD524是一款单芯片仪表放大器的基础上
经典的三运放电路。单片CON-的优点
梁支是紧密匹配的组件，增强
输入前置放大器的性能。前置放大器部分开发
编程增益通过使用反馈的概念。该
编程增益是通过改变R的值开发
G
（小
值增加增益），而反馈迫使集电极
电流， Q1 ， Q2 ， Q3和Q4是恒定的，这令人印象深刻
R两端的输入电压
G
.
偏置电压规格通常被认为是一个数字
功德的仪表放大器。而初始偏移量可以是
调节到零，转移在因温度补偿电压
的变化会引起误差。智能系统往往能正确
这个因素与一个自动调零周期，但也有许多小型
信号不具备这个能力的高增益应用。
+V
S
10
100
1000
RG
2
+V
s
AD712
1 F
AD524
DUT
16.2k
1/2
1 F
G1000
G1, 10, 100
1k
100
1.62M
9.09k
1/2
1 F
–V
S
1.82k
16.2k
–V
S
图29.噪声测试电路
–8–
英文内容
AD [ ANALOG DEVICES ]
