欢迎访问ic37.com |
会员登录 免费注册
发布采购

AD1858JRS 参数 Datasheet PDF下载

AD1858JRS图片预览
型号: AD1858JRS
PDF下载: 下载PDF文件 查看货源
内容描述: 立体声,单电源16-, 18-和20位Σ-Δ型DAC的 [Stereo, Single Supply 16-, 18- and 20-Bit Sigma-Delta DACs]
分类和应用: 消费电路商用集成电路光电二极管
文件页数/大小: 16 页 / 265 K
品牌: AD [ ANALOG DEVICES ]
 浏览型号AD1858JRS的Datasheet PDF文件第7页浏览型号AD1858JRS的Datasheet PDF文件第8页浏览型号AD1858JRS的Datasheet PDF文件第9页浏览型号AD1858JRS的Datasheet PDF文件第10页浏览型号AD1858JRS的Datasheet PDF文件第12页浏览型号AD1858JRS的Datasheet PDF文件第13页浏览型号AD1858JRS的Datasheet PDF文件第14页浏览型号AD1858JRS的Datasheet PDF文件第15页  
AD1857/AD1858
LRCLK
输入
BCLK
输入
SDATA
输入
最高位
MSB-1
LSB+2
LSB+1
最低位
最高位
MSB-1
LSB + 2 LSB + 1
最低位
最高位
MSB-1
左声道
右声道
图12. AD1858左对齐DSP串口风格
LRCLK
输入
BCLK
输入
SDATA
输入
最低位
最高位
MSB-1
MSB-2
LSB+2
LSB+1
最低位
最高位
MSB-1
MSB-2
LSB+2
LSB+1
最低位
最高位
MSB-1
左声道
右声道
图13. AD1857 / AD1858 32
F
S
包装方式
图12显示了AD1858左对齐DSP串行端口风格
模式。 LRCLK必须脉冲的HI为至少一个比特时钟周期
前左声道的最高位是有效的,并且必须LRCLK
的MSB前脉冲的HI再用于至少一个比特时钟周期
右声道的是有效的。数据在下降沿有效
BCLK 。注意,在这种模式下,它是在DSP的责任
以确保左数据与第一LRCLK发送
脉冲,正确的数据与所述第二LRCLK脉冲发送
并同步从该点向前保持。
需要注意的是在16位的输入模式下, AD1857 / AD1858是
能够在32
×
F
S
BCLK频率“压缩模式”,
MSB被左对齐到LRCLK过渡,而LSB
右对齐到LRCLK过渡。 LRCLK是HI的
左信道,和LO用于右声道。数据是有效的
上升BCLK边缘。填充模式时,可以使用的
AD1857编程为左对齐模式时,或者当
AD1858编程为右对齐模式。包装方式
示于图13 。
主时钟
在1024的输入采样周期(约23发现
毫秒为44.1千赫) ,输出,无论静音。
输出驱动器,缓冲和加载
在AD1857 / AD1858的模拟输出级能够驱动一个2千欧
负载。如果低阻抗负载必须被驱动,外部
缓冲级,如在ADI SSM2142应
使用。模拟输出通常是交流耦合用10
µF
电容器如图21所示。这是可能的直流耦合
利用AD1857 / AD1858输出到一个运算放大器级
CMOUT信号作为偏置点。
片上电压参考
在AD1857的同步主时钟/ AD1858是
通过施加于MCLK外部时钟源提供。身材
图14显示的例子连接。不要更改的状态
256分之384销而AD1857 / AD1858是可操作的;该引脚
应该是硬连线的LO或HI 。可替换地,它的状态可以是
改变而
PD / RST
引脚置LO 。
MCLK频率
12.288MHz
11.2896MHz
8.192MHz
256模式
256分之384 = LO
18.432MHz
16.9344MHz
12.288MHz
384模式
256分之384 = HI
采样率
48kHz
44.1kHz
32kHz
在AD1857 / AD1858包含一个片上电压基准
规定的输出电压范围。这样做的标称值
基准是2.25伏,这对应于一个线路输出电压
摆动的3伏峰 - 峰值。行输出信号是围绕一中心
由CMOUT (共模输出)建立电压
(引脚10 ) 。参考必须在FILT绕过这两个
输入端(引脚11) 10
µF
和0.1
µF
电容器,并在
CMOUT输出(引脚10) 10
µF
和0.1
µF
电容,为
图21.无论是FILT引脚和CMOUT引脚如图
使用AGND地面。片上参考电压可
通过应用该过驱动与外部参考源
电压施加到FILT引脚。 CMOUT和FILT仍然必须
旁路,如图21,一个外部基准可以是
有用的校准多个AD1857 / AD1858数模转换器,以相同的
获得。基准旁路电容比大建议
可以用来改善的信号 - 噪声性能
AD1857/AD1858.
掉电和复位
1
MCLK
6
384/256
图14. AD1857 / AD1858时钟连接
数字静音
在AD1857 / AD1858提供了一个控制引脚,静音模拟
输出。通过认定的MUTE (引脚15 )的高信号,无论是
左声道和右声道被静音。在AD1857 /
AD1858的目的是为了最大限度地减少持久性有机污染物和点击时
静音和取消静音装置。在AD1857 / AD1858
包括一个过零检测器,它试图实现
静音波形只有零点。如果过零是不
第0版
PD / RST
输入端(引脚2)用于控制所消耗的功率
由AD1857 / AD1858 。当
PD / RST
举行LO时,
AD1857 / AD1858置于低功耗掉电
状态。当
PD / RST
被带到HI时, AD1857 / AD1858
准备就绪的正常运行。主时钟( MCLK ,
引脚1 )必须运行一个成功复位或断电
发生的操作。该
PD / RST
信号必须LO为一个
最少四个主时钟周期( 326 ns时12.288兆赫
MCLK的频率)。
PD / RST
输入端( 2脚)被带到HI时, AD1857 /
AD1858复位。在AD1857 / AD1858的数字所有寄存器
发动机(串行数据端口,内插滤波器和调制器)是
零,并且在模拟部分的放大器被短路
在复位操作。在AD1857 / AD1858已
旨在进入和退出时,最小化和噼噗声
掉电状态。
–11–