AD1846
引脚说明
并行接口
引脚名称
CDRQ
PLCC
12
I / O
O
描述
捕获数据请求。该信号的断言表示该编解码器已捕获的
从ADC准备转让音频采样。这个信号将保持有效，直到所有的
从捕捉缓冲区的字节都被转移。
捕获数据确认。此有源LO信号的断言表示该
RD
发生周期是从捕捉缓冲区中读取一个DMA 。
回放数据请求。该信号的断言表示该编解码器准备好
更多的DAC回放数据。该信号将保持有效，直到所需的所有字节
播放样本已被转移。
回放数据确认。此有源LO信号的断言表示该
WR
发生周期是DMA写操作的回放缓冲器。
编解码器的地址。这些地址引脚一个反面时宣称的编解码器接口逻辑
控制寄存器/ PIO访问。这些地址线的状态确定哪些寄存器被访问。
读命令选通。此有源LO信号限定了从编解码器的读出周期。该
周期可以是从控制读/ PIO的寄存器，或周期可以是从读出
编解码器的DMA采样寄存器。
写命令选通。此有源LO信号指示写周期的编解码器。该
周期可能是一个写控制/ PIO寄存器，或周期可能会在写编解码器的
DMA采样寄存器。
AD1846芯片选择。该编解码器将不会对任何控制响应/ PIO周期，除非访问
这种积极的LO信号为低。在DMA传输这种信号被忽略。
数据总线。这些引脚传送数据和控制编解码器和主机之间传送信息。
数据总线启用。该引脚使外部总线驱动程序。该信号通常是HI 。
为控制寄存器/ PIO周期，
DBEN
= （ WR或
路）
和
CS
对于DMA周期，
DBEN
= （ WR或
路）
和（或PDAK
CDAK ）
数据总线方向。这个引脚控制数据总线收发器的方向。 HI使
从主机向AD1846写入;路使从AD1846向主机总线读操作。
该信号通常是HI 。
为控制寄存器/ PIO周期，
DBDIR =
RD
和
CS
对于DMA周期，
DBDIR =
RD
和（或PDAK
CDAK ）
CDAK
PDRQ
11
14
I
O
PDAK
ADR1 ： 0
RD
13
9 & 10
60
I
I
I
WR
61
I
CS
DATA7 ： 0
DBEN
59
3-6 &
65–68
63
I
I / O
O
DBDIR
62
O
REV 。一
–7–
AD [ ANALOG DEVICES ]
