WCSS0418V1P
引脚德网络nitions
（续）
名字
ADSC
描述
地址选通从控制器，取样在CLK的上升沿。当置为低电平，A
[17:0]
is
捕获在地址寄存器中。一
[1:0]
也被装入到该数据串计数器。当ADSP和
ADSC都断言，只有ADSP是公认的。
输入 -
ZZ “休眠”输入。此高电平输入将器件置于一个非时间关键“休眠”状态
异步数据的完整性保护。留下ZZ浮动或NC将默认设备进入活动状态。
ZZ引脚具有内部上拉下来。
I / O-
双向数据I / O线。作为输入，它们馈入由所述触发芯片上的数据寄存器
CLK的同步上升沿。作为输出，它们提供包含在由所指定的存储器位置的数据
A
[17:0]
在读周期的前一个时钟的上升。销的方向由OE控制。
当OE是低电平时，引脚用作输出。当HIGH ， DQ
[15:0]
和DP
[1:0]
放置
在三态条件。
电源电源输入到设备的核心。应连接到3.3V电源。
地
地面的装置的核心。应连接到该系统的地面。
I / O电源
电源为I / O电路。应连接至3.3V或2.5V电源。
供应
I / O接地
地面的I / O电路。应连接到该系统的地面。
输入 -
选择突发订单。当连接到GND选择线性突发序列。当连接到V
DDQ
或左
STATIC
选择浮动交错突发序列。这是一个带针，并应装置在保持静态
操作。当悬空， NC ，默认为交错突发秩序。模式引脚有一个内部
拉。
未连接。
为HIGH 。出现在地址输入地址（A
[17:0]
)
被存储到地址前进逻辑和地址
注册时提交给存储器核心。该cor-
响应数据被允许传播到的输入
输出寄存器。在下一时钟的数据的上升沿
被允许通过输出寄存器和上传播
在3.5纳秒（ 166 - MHz器件） ，如果OE处于活动状态的数据总线
低。当SRAM是新兴的出现唯一的例外
从取消选择状态为选中状态，其输出为
接入的第一个周期内始终三态。后
的存取的第一个周期中，输出由所述控制
OE信号。连续的单个读周期总是得到支持。
一旦SRAM被取消的芯片在时钟上升沿选择
而无论是ADSP或ADSC信号，其输出将三态
马上。
单写访问发起的ADSP
此访问被启动时，同时满足以下两个条件
满意在时钟的上升： （ 1 ） ADSP为低电平，和（ 2 ）
CE
1
，CE
2
，CE
3
都置为有效。地址提交
到A
[17:0]
被加载到地址寄存器和地址
同时被输送到RAM核心地位的逻辑。该
写信号（ GW ， BWE和BW
[1:0]
）和ADV输入时，忽略
在这第一个周期接异。
ADSP-触发的写访问需要两个时钟周期来
完整的。如果网关被置为低电平的第二个时钟崛起，
数据提交给DQ
[15:0]
和DP
[1:0]
输入端被写入到
在RAM核心的相应地址位置。如果是GW
高，则写操作被BWE控制和
BW
[1:0]
信号。该WCSS0418V1P提供字节写钙
这是在写周期说明表中描述pability 。
断言字节写使能输入（ BWE ）的选择
字节写（ BW
[1:0]
）输入将有选择地写入只有DE-
sired字节。字节写操作字节期间未选择
将保持不变。一个同步自定时写机器人 -
NISM已经提供简化的写操作。
第17页4
I / O
输入 -
同步
ZZ
DQ
[15:0]
DP
[1:0]
V
DD
V
SS
V
DDQ
V
SSQ
模式
NC
介绍
功能概述
所有同步输入通过输入寄存器控制
通过在时钟的上升沿。所有数据输出通过
输出寄存器的时钟的上升沿来控制。 MAX-
从时钟上升imum接入延迟（叔
CO
）为3.5纳秒（ 166 - MHz的
装置） 。
该WCSS0418V1P支持系统的二级缓存
利用线性或交错突发序列。在 -
terleaved一阵为了支持Pentium和i486的处理器。
线性脉冲串序列适合于采用的处理器
线性突发序列。突发顺序是用户可选择的，
并且通过采样MODE输入来确定。可以访问
可与任何处理器地址选通脉冲启动（ ADSP ）
或控制器地址选通（ ADSC ） 。地址高级 -
彪通过突发序列由ADV IN-控制
放。一个双位片上环绕串计数器捕获
在突发序列首地址，并自动递增
该地址的突发访问的其余部分。
字节写操作均合格的字节写使能
（ BWE ）和字节写选择（ BW
[1:0]
）输入。全局写
启用（ GW ）将覆盖所有写字节输入和写入数据
所有四个字节。所有的写操作都简化片上同步的
理性的自定时写电路。
三个同步片选（ CE
1
，CE
2
，CE
3
）和一个
异步输出使能（OE ）为方便银行SE-
经文和输出三态控制。如果CE ADSP被忽略
1
为高。
单一的读访问
当满足以下条件，卫星 - 该访问被启动
isfied在时钟的上升： （ 1 ） ADSP或ADSC为低电平， （ 2 ）
CE
1
，CE
2
，CE
3
都置为有效，和（3）的写信号
（ GW ， BWE ）都是拉高高。如果CE ADSP被忽略
1
文件编号： 38-05247
WEIDA [ WEIDA SEMICONDUCTOR, INC. ]
