________________________________________________________________________________________________________________
●
XC2173系列
内�½�晶振电路的PLL时钟发生器
概 要
XC2173系列是以高频、�½�消耗电流工�½�的晶振用CMOS 集成电
路。
内�½�晶振电路、分频电路和时钟信号倍频用PLL电路。
可从主时钟f0，及f0×5、f0×6、f0×7、f0×8、f0/2、f0/4、
f0/8中选择1种输出频率。
内�½�振荡容量、振荡反馈电阻，仅外�½�晶�½�振荡器即�½够构成
稳定的振荡电路。
另外，可通过外部输入基准时钟信号，产生上述的输出频率。
特 点
工�½�频率(基频振荡)
分频因子
倍频因子
输出
工�½�电压范围
�½�消耗电流
超小型封装
：10MHz�½�25MHz
：f0/2、f0/4、f0/8
：f0×5、f0×6、f0×7、f0×8
：3态
：3.3V±10％、5.0V±10％
：附待机功�½ (＊1)
：SOT-26 微型模压
(＊1)待机时也保持振荡
引脚排列
/ INH
XT
俀
俁
係
1
引脚说明
/ XT
V
DD
Q
O
V
SS
SOT-26
（ TOP VIEW ）
引脚序号
1
2
3
4
5
6
符号
/ INH
XT
V
SS
Qo
V
DD
/ XT
功�½
待机控制(＊2)
晶�½�振荡器连接(输入)
接地
时钟信号输出
电源输入
连接晶�½�振荡器(输出)
或输入基准时钟信号
(＊2)待机控制端内�½�上拉电阻
电路框图
Q
O
V
DD
Cg
RUP
XT
/ XT
/ INH
PLL
Rf
Cd
1/2
1/2
1/2
V
SS
产品型号定义
ＸＣ２１７３××××××
↑↑↑↑↑↑
�½��½��½��½��½��½�
符号
�½�
�½�
内 容
表示工�½�电平。
C： CMOS （V
DD
/2)
表示输出�½�式。
M：倍频输出
D：分频输出
表示倍频和分频因子。
2：f0/2 6：f0×6
4：f0/4 7：f0×7
5：f0×5 8：f0/8和 f0×8
符号
�½�
�½�
内 容
表示输入频率范围。
1：10MHz�½�25MHz
表示封装。
M：SOT-26
表示包装�½�式
R：凹凸带 标准插入
L：凹凸带 反向插入
�½�
�½�
69
TOREX [ TOREX SEMICONDUCTOR ]
