DS_1903_032
73M1903 Data Sheet
SCLK
FS(mode1)
SDIN
TX15 TX14 TX13 TX12 TX11 TX10
RX15 RX14 RX13 RX12 RX11 RX10
TX9
RX9
TX8
RX8
TX7
RX7
TX6
RX6
TX5
RX5
TX4
RX4
TX3
RX3
TX2
RX2
TX1
RX1
CTL
RX0
SDOUT
Data Frame With Early Frame Sync
SCLK
FS(mode1)
SDIN
R/W
zero
A6
A5
A4
A3
A2
A1
A0
DI7
DI6
DI5
DI4
DI3
DI2
DI1
DI0
SDOUT
zero
zero
zero
zero
zero
zero
zero
DO7
DO6
DO5
DO4
DO3
DO2
DO1
DO0
Control Frame With Early Frame Sync
SCLK
FS(mode0)
SDIN
R/W
zero
A6
A5
A4
A3
A2
A1
A0
DI7
DI6
DI5
DI4
DI3
DI2
DI1
DI0
zero
zero
zero
zero
zero
zero
zero
DO7
DO6
DO5
DO4
DO3
DO2
DO1
DO0
SDOUT
Control Frame With Late Frame Sync
7.2KHz (8KHz)
SCLK
FS
SDIN
SDOUT
TX
RX
TX
RX
TX
RX
TX
RX
TX
RX
1
R
0
A
0
A
0
DI
DI
DI
DO
TX
RX
TX
RX
TX
RX
TX
RX
TX
RX
0
A
0
RX
DO
DO
RX
Control Frame
Data Frame
Data Frame
Relation Between the Data and Control Frames
Figure 3: Serial Port Timing Diagram
Rev. 2.0
9
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
