P4C1048L
低功耗512K ×8
CMOS静态RAM
特点
V
CC
当前
- 操作: 35毫安
- CMOS待机: 100μA
访问时间
-45/55/70/100 NS
单5伏± 10 %电源
易内存扩展使用
CE
和
OE
输入
通用数据的I / O
三态输出
充分TTL兼容输入和输出
先进的CMOS技术
自动断电
套餐
-32引脚600密耳的塑料和陶瓷DIP
-32引脚445密耳SOP
-32引脚TSOP II
描述
该P4C1048L是4兆位低功耗CMOS静态
RAM组织为512K X 8 CMOS内存重
张塌塌米无时钟或刷新,并且有平等的机会
和循环时间。输入是完全TTL兼容。该
RAM采用单5V ± 10 %容差功率运行
供应量。
存取时间快45纳秒的availale 。 CMOS是
用于以降低功耗为低电平。
该P4C1048L设备提供了异步操作
化相匹配的访问和周期时间。内存
位置上的地址引脚指定的
0
到A
18
。读
ING是由设备选择( CE低点)和完成
输出使能( OE ),而写使能( WE)的遗体
HIGH 。通过在这些条件呈现地址
系统蒸发散,在寻址的存储位置是前期的数据
sented上的数据输入/输出管脚。输入/输出
针留在高Z状态时,无论
CE
是高还是
WE
是低的。
该P4C1048L封装在一个32引脚445密耳胶
SOP , 32引脚TSOP II ,或600万的塑料或陶瓷副作用
钎焊DIP封装。
功能框图
引脚配置
DIP ( P600 , C10 )
SOP (S12) ,TSOP II( T4)的
顶视图
文档#
SRAM129
修订版D
修订后的2007年7月
1