牛津半导体有限公司
OX9162
模式
DIR
1
名字
描述
并行
本地总线
多功能&外部中断引脚
104, 65
I / O
EEPROM的引脚
98
94
96
95
其他销
107
93
电源和接地
2
9, 31, 47, 70, 124
17, 54, 81, 113
4, 8, 21, 30, 40, 48, 57,
69, 75, 86, 119, 123
16, 53, 80, 111
O
O
IU
O
ID
I
V
V
G
G
MIO [1：0 ]
多功能I / O引脚。可以驱动高或低，或断言一个PCI
打断
EEPROM时钟
EEPROM高电平有效的片选
在EEPROM中的数据。当串行EEPROM连接，
该引脚应使用1-10k电阻上拉。当
EEPROM不使用内部上拉电阻就足够了。
EEPROM的数据出来。
模式选择：并行端口（ 0 ）或局部总线（ 1 ）
测试引脚：应始终保持为低电平
供电输出缓冲器开关（ AC）状态
电源。供电核心逻辑，输入缓冲器
和输出缓冲器中的稳态
GND输出缓冲器供应开关（ AC）状态
地（ 0伏） 。供应GND为核心逻辑，输入缓冲器
和输出缓冲器中的稳态
EE_CK
EE_CS
EE_DI
EE_DO
模式
TEST
AC VDD
DC VDD
AC GND
DC GND
表1 ：引脚说明
注1 ：方向键：
I
ID
O
I / O
OD
NC
Z
输入
输入，带内部上拉下来
产量
双向
漏极开路
无连接
高阻抗
P = I
P_O
P_I / O
P_OD
G
V
PCI输入
PCI输出
PCI双向
PCI漏极开路
地
5.0V电源
注2 ：电源接地&
有两个GND和境内2 VDD轨。一组轨道的供电和接地到输出缓冲器，而在切换
状态（称为AC电源）和另一导轨提供核心逻辑，输入缓冲器和输出缓冲器中的稳态（称为DC干线） 。
导轨没有内部连接。这种预防措施可以减少同步开关输出和不良的RF的影响
辐射从芯片。进一步的预防措施是采取分割GND和VDD AC轨道隔离和PCI局部总线
销。
数据表修订1.1准备
第7页
OXFORD [ OXFORD SEMICONDUCTOR ]
