FEDL9261A-01
OKI半导体
ML9261A
引脚说明
符号
CLK
TYPE
l
描述
移位寄存器时钟输入引脚。
移位寄存器读取DIN数据，而CLK引脚为低电平，并在移位的数据
寄存器被从一个阶段过渡到下个阶段在时钟的上升沿。
该移位寄存器的串行数据输入管脚。
显示数据（正逻辑）被输入在与时钟同步DIN管脚。
该移位寄存器的串行数据输出管脚。
数据是从DOUT引脚与CLK信号同步地输出。
锁存选通输入引脚。
并行输出的移位寄存器的内容（ P 01至PO60 ）被读出
上升的LS的边缘（边沿触发） 。当CLK的上升而LS是高电平时，平行
输出（ PO1到PO60 ）和锁存器输出（ O1到O60 ）变低。
清除输入引脚内置下拉电阻。
该
CL
引脚通常设置为高。
如果
CL
引脚为高， CHG引脚为低电平时，驱动器输出（ HVO1到HVO60 ）是
相位对应寄存器的输出（ O1到O60 ） 。
如果
CL
引脚为高， CHG引脚为高电平时，驱动器输出（ HVO1到HVO60 ）是
不论高的寄存器输出的状态。
如果
CL
引脚设置为低电平，的状态的驱动器输出驱动为低电平无关
CHG引脚和寄存器输出。
这允许显示消隐，以进行设置。
输入用于测试（与下拉电阻） 。
该
CL
引脚通常设置为低。
如果CHG引脚为低，并且
CL
引脚为高电平时，驱动器输出端（ HVO1到HVO60 ）是在
相位对应寄存器的输出（ O1到O60 ） 。
如果CHG引脚为低，并且
CL
引脚为低电平时，驱动器输出端（ HVO1到HVO60 ）是低
不论寄存器输出的状态。
如果CHG引脚置高时，驱动器输出驱动为高，不论各国的
寄存器输出。
这提供了最后的组装后的轻松测试所有的灯。
高电压驱动器输出用于驱动VFD管。
如果
CL
针是高和CHG引脚为低电平时，驱动器输出的相位与
相应的寄存器输出（ O1到O60 ） 。
直接连接到一个VFD管的栅极或阳极省去下拉电阻。
电源引脚VFD管驱动电路
电源引脚的逻辑
GND引脚VFD管驱动电路。
由于D- GND引脚内部没有连接到L- GND引脚，连接这些引脚
外的IC 。
GND引脚为逻辑电路。
由于L- GND引脚内部没有连接到D - GND引脚，连接thiese销
外的IC 。
DIN
DOUT
I
O
LS
I
CL
I
CHG
I
VHO1-60
O
V
DISP
V
DD
D- GND
L- GND
4/16
OKI [ OKI ELECTRONIC COMPONETS ]
