FEDL70512-04
OKI半导体
ML70512
CLK和配置
引脚名称
RESET
分离
SCLKO
方向
化
I
I
O
国内
PULL UP /
下来，
施密特
施密特
施密特
—
初始
价值
—
—
—
引脚布局
描述
ML70512HB
K8
J8
B10
ML70512LA
G10
G8
H3
硬件复位引脚（复位= L）
SLEEP引脚（睡眠= L）
系统时钟（ 16年12月13日MHz）的输出
引脚
[*1]
[*2]
[*3]
[*4]
SFRQSEL0 ： G2 ; SFRQSEL1 ： A6
SFRQSEL0 ： C7 ; SFRQSEL1 ： F2
RFSEL0 ： J9 ; RFSEL1 ： H8 ; RFSEL2 ： K10
RFSEL0 ： H10 ; RFSEL1 ： H8 ; RFSEL2 ： K10
PCM I / F
引脚名称
PCMOUT
PCMIN
PCMSYNC
方向
化
O
I
I / O
国内
PULL UP /
下来，
施密特
—
撩
拉
下
拉
下
初始
价值
L
—
—
引脚布局
描述
ML70512HB
C9
E8
D10
ML70512LA
J4
H5
K4
PCM数据输出
PCM数据输入
PCM同步信号（ 8千赫） ，
初始设定：输入
（可通过一个内部寄存器被切换）
PCM时钟（ 64千赫/ 128千赫）
初始设定：输入
（可通过一个内部寄存器被切换）
PCMCLK
I / O
—
D9
H4
注意： PCM同步信号（ 8千赫）必须在精度得到保证
±50
PPM如果PCMSYNC引脚
配置为输入。
UART I / F
引脚名称
SOUT
罪
RTS
CTS
方向
化
O
I
O
I
国内
PULL UP /
下来，
施密特
—
施密特
—
—
初始
价值
H
—
—
H
引脚布局
描述
ML70512HB
B5
B7
J10
H6
ML70512LA
E1
F1
K9
J9
ACE传输串行数据
ACE接收串行数据
ACE传输数据就绪
ACE发射准备就绪
8/29
OKI [ OKI ELECTRONIC COMPONETS ]
