List of Tables
Table 2-1. Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Table 3-1. Protocol Processing Performance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Table 3-2. Public Key Performance (200 MHz Operation). . . . . . . . . . . . . . . . . . . . 22
Table 4-1. Description of the Primary Functional Units . . . . . . . . . . . . . . . . . . . . . 25
Table 5-1. Boot Process Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Table 6-1. HOST Interface Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Table 6-2. Network Interface Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Table 6-3. 4450 GMII/TBI MAC/PHY modes pin mappings (Host Side Only) . . . . . . . 34
Table 6-4. 4450 GMII/TBI pin descriptions - MAC mode (Host Only). . . . . . . . . . . . 37
Table 6-5. 4450 GMII/TBI pin descriptions - PHY mode (Host Only) . . . . . . . . . . . . 38
Table 6-6. 4450 RGMII/RTBI MAC/PHY modes Host pin mappings . . . . . . . . . . . . . 39
Table 6-7. 4450 RGMII/RTBI Host pin descriptions - MAC mode. . . . . . . . . . . . . . . 42
Table 6-8. 4450 RGMII/RTBI Host pin descriptions - PHY mode . . . . . . . . . . . . . . . 43
Table 6-9. 4450 RGMII/RTBI MAC/PHY modes Network pin mappings. . . . . . . . . . . 43
Table 6-10. 4450 RGMII/RTBI Network pin descriptions - MAC mode . . . . . . . . . . . 46
Table 6-11. 4450 RGMII/RTBI Network pin descriptions - PHY mode. . . . . . . . . . . . 47
Table 6-12. 4450 SERDES and SGMII MAC/PHY modes pin mappings . . . . . . . . . . . 48
Table 6-13. 4450 SERDES/ SGMII pin descriptions - PHY/MAC mode . . . . . . . . . . . 51
Table 6-14. 4450 RMII modes pin mappings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Table 6-15. 4450 RMII pin descriptions - MAC/PHY mode . . . . . . . . . . . . . . . . . . . 53
Table 6-16. DDR2 Interface Signal Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Table 6-17. DDR2 Memory Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Table 6-18. No SDRAM Configuration. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
Table 6-19. PLL Signal Interface. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 6-20. JTAG Signal Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 6-21. JTAG Chip and Revision IDs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Table 6-22. General Purpose I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Table 6-23. DDR2 Memory Configuration Sizing . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Table 6-24. Test and mode signal pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Table 6-25. Power and Ground pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Table 7-1. Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Table 7-2. Thermal Resistance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 7-3. Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Table 7-4. DC Electrical Characteristics (GMAC Interfaces) . . . . . . . . . . . . . . . . . . 66
4450 – Data Sheet, DS-0131-06
Hifn Confidential
Page9
EXAR [ EXAR CORPORATION ]
