欢迎访问ic37.com |
会员登录 免费注册
发布采购

EM422M1684RBA-75FE 参数 Datasheet PDF下载

EM422M1684RBA-75FE图片预览
型号: EM422M1684RBA-75FE
PDF下载: 下载PDF文件 查看货源
内容描述: 256MB ( 4M 】 4Bank 】 16 ),双倍数据速率SDRAM [256Mb (4M】4Bank】16) Double DATA RATE SDRAM]
分类和应用: 动态存储器双倍数据速率
文件页数/大小: 19 页 / 293 K
品牌: EOREX [ EOREX CORPORATION ]
 浏览型号EM422M1684RBA-75FE的Datasheet PDF文件第3页浏览型号EM422M1684RBA-75FE的Datasheet PDF文件第4页浏览型号EM422M1684RBA-75FE的Datasheet PDF文件第5页浏览型号EM422M1684RBA-75FE的Datasheet PDF文件第6页浏览型号EM422M1684RBA-75FE的Datasheet PDF文件第8页浏览型号EM422M1684RBA-75FE的Datasheet PDF文件第9页浏览型号EM422M1684RBA-75FE的Datasheet PDF文件第10页浏览型号EM422M1684RBA-75FE的Datasheet PDF文件第11页  
eorex  
Preliminary  
EM42AM1684RBA  
AC Operating Test Conditions  
(VDD=2.5V 0.2V, TA=0°C ~70°C)  
Item  
Conditions  
1.25V/1.25V  
Output Reference Level  
Output Load  
See diagram as below  
VREF+0.31V/ VREF-0.31V  
1ns  
Input Signal Level  
Transition Time of Input Signals  
Input Reference Level  
VDDQ/2  
AC Operating Test Characteristics  
(VDD=2.5V 0.2V, TA=0°C ~70°C)  
-6  
-7.5  
Symbol  
Parameter  
Units  
Min.  
-0.7  
-0.6  
0.45  
6
Max.  
0.7  
0.6  
0.55  
12  
Min.  
Max.  
tDQCK  
tDQSCK  
tCL,tCH  
DQ output access from CLK,/CLK  
DQS output access from CLK,/CLK  
CL low/high level width  
-0.75 0.75  
ns  
ns  
tCK  
ns  
ns  
ns  
-0.75  
0.45  
7.5  
0.75  
0.55  
12  
CL=2  
Clock Cycle Time  
tCK  
CL=2.5  
6
12  
7.5  
12  
tDH,tDS DQ and DM hold/setup time  
0.45  
0.5  
DQ and DM input pulse width for  
each input  
Data out high/low impedance time  
from CLK,/CLK  
DQS-DQ skew for associated DQ  
signal  
Write command to first latching DQS  
transition  
tDIPW  
1.75  
-0.7  
1.75  
ns  
ns  
ns  
tCK  
tCK  
tCK  
tHZ,tLZ  
0.7  
-0.75 0.75  
0.5  
tDQSQ  
0.45  
0.75 1.25  
tDQSS  
0.75  
1.25  
tDSL,tDS  
DQS input valid window  
0.35  
0.35  
H
Mode Register Set command cycle  
tMRD  
time  
21  
0
2
0
tWPRES Write Preamble setup time  
ns  
tWPST  
tIH,tIS  
tRPRE  
Write Preamble  
0.4  
0.9  
0.6  
1.1  
0.4  
0.9  
0.6  
1.1  
tCK  
Address/control input hold/setup  
time  
0.8  
1.0  
ns  
Read Preamble  
tCK  
Jul. 2006  
www.eorex.com  
7/19