数据表
256MB DDR2 SDRAM SO- DIMM
EBE25UD6ABSA
( 32M字
×
64位,1个等级)
描述
该EBE25UD6ABSA是32M的话
×
64位, 1级
DDR2 SDRAM小外形双列直插内存
模块,安装4块512M DDR2位
SDRAM封装在FBGA封装。读取和写入
操作都在CK的交叉点处执行
和/ CK 。这种高速数据传输来实现
由4位预取,流水线结构。数据
选通( DQS和/ DQS)无论是读取和写入都
可用于高速和可靠的数据总线设计。
通过设置扩展模式寄存器中,芯片上的延迟
锁定环(DLL ),可以设置允许或禁止。这
模块提供了高密度安装,而无需使用
表面贴装技术。去耦电容
安装在所述模块基板的每个的FBGA旁边。
注意:不要推组件或降
为了模块,以避免机械故障,
这可能会导致电气缺陷。
特点
•
200针插座型小外形双列直插式内存
模块( SO -DIMM )
PCB高度: 30.0毫米
引线间距: 0.6毫米
LEAD -FREE
•
1.8V电源
•
数据传输速率: 533Mbps / 400Mbps的(最大)
•
1.8V ( SSTL_18兼容)I / O
•
双倍数据速率的架构:每两次数据传输
时钟周期
•
双向,差分数据选通( DQS和
/ DQS )被发送/与数据接收的,所用
在接收器采集数据
•
DQS是边沿与数据一致的内容如下:中心 -
与写入的数据一致
•
差分时钟输入( CK和/ CK )
•
DLL对齐DQ和DQS转换与CK
TRANSITIONS
•
命令中输入的每个正CK边缘:数据
和数据掩码参考DQS的两个边缘
•
四大银行内部的并发操作
(组成)
•
数据掩码(DM)写入数据
•
突发长度: 4,8
•
/ CAS延迟(CL) : 3 ,4,5
•
对于每一个突发访问自动预充电操作
•
自动刷新和自刷新模式
•
7.8μs平均周期刷新间隔
•
通过可编程附加延迟中科院发布
更好的命令和数据总线效率
•
片外驱动器阻抗调整和在复模机
终止更好的信号质量
•
/ DQS可以用于单端数据选通被禁用
操作。
一号文件E0553E21 (版本2.1 )
发布日期2006年2月(K )日本
网址: http://www.elpida.com
Elpida
内存方面,公司2004年至2006年