EBJ41HE4BDFD, EBJ41HE4BDFM, EBJ41HE4BDFP
Block Diagram
/RCS0
/RCS1
DQS /CS
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
RDQS9
/RDQS9
RDQ[7:4]
VSS
RDQS0
/RDQS0
RDQ[3:0]
VSS
22Ω
R
e
g
i
s
t
/DQS
DQ[3:0]
DM
/CS0
/CS1
/RCS0 : Rank0
/RCS1 : Rank1
D0
D1
D2
D3
D18
D9
D27
DQ[3:0]
DM
DQ[3:0]
DQ[3:0]
DM ZQ
ZQ
ZQ
DM
ZQ
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
RDQS1
/RDQS1
RDQ[11:8]
VSS
RDQS10
/RDQS10
RDQ[15:12]
VSS
BA[2:0]
A[15:0]
/RAS
/CAS
/WE
CKE0
CKE1
ODT0
ODT1
Par_In
CK0
RBA[2:0]
RA[15:0]
/RRAS
/RCAS
D19
ZQ
D10
ZQ
D28
DQ[3:0]
DQ[3:0]
DM
DQ[3:0]
DM
DQ[3:0]
DM ZQ
e
r
DM
ZQ
/RWE
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
RDQS2
/RDQS2
RDQ[19:16]
VSS
RDQS11
/RDQS11
RDQ[23:20]
VSS
RCKE0 : Rank0
RCKE1 : Rank1
RODT0 : Rank0
RODT1 : Rank1
/Err_Out
a
n
d
D20
ZQ
D11
ZQ
D29
DQ[3:0]
DQ[3:0]
DM
DQ[3:0]
DM
DQ[3:0]
DM ZQ
DM
ZQ
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
RDQS3
/RDQS3
RDQ[27:24]
VSS
RDQS12
/RDQS12
RDQ[31:28]
VSS
PCK[3:0]
P
L
L
120Ω
/CK0
/RESET
D21
ZQ
D12
ZQ
D30
DQ[3:0]
DQ[3:0]
DM
DQ[3:0]
DM
DQ[3:0]
DM ZQ
/PCK[3:0]
DM
ZQ
All SDRAMs
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
RDQS4
/RDQS4
RDQ[35:32]
VSS
RDQS13
/RDQS13
RDQ[39:36]
VSS
D22
D4
D5
D6
D7
D31
D13
DQ[3:0]
DM
DQ[3:0]
DQ[3:0]
DM
DQ[3:0]
DM ZQ
15Ω
36Ω
ZQ
DM
ZQ
ZQ
DQ[63:0]
CB[7:0]
DQS[17:0]
/DQS[17:0]
RDQ[63:0]
RCB[7:0]
RDQS[17:0]
/RDQS[17:0]
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
RDQS5
/RDQS5
RDQ[43:40]
VSS
RDQS14
/RDQS14
RDQ[47:44]
VSS
D23
ZQ
D32
ZQ
D14
DQ[3:0]
DM
DQ[3:0]
DQ[3:0]
DM
DQ[3:0]
DM ZQ
DM
ZQ
RBA[2:0]
RA[15:0]
/RRAS
/RCAS
/RWE
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
RDQS6
/RDQS6
RDQ[51:48]
VSS
RDQS15
/RDQS15
RDQ[55:52]
VSS
D24
ZQ
D33
ZQ
D15
DQ[3:0]
DM
DQ[3:0]
DQ[3:0]
DM
DQ[3:0]
DM ZQ
DM
ZQ
VTT
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
RDQS7
/RDQS7
RDQ[59:56]
VSS
RDQS16
/RDQS16
RDQ[63:60]
VSS
36Ω
/RCS[1:0]
RCKE[1:0]
RODT[1:0]
D25
ZQ
D34
ZQ
D16
DQ[3:0]
DM
DQ[3:0]
DQ[3:0]
DM
DQ[3:0]
DM ZQ
DM
ZQ
VTT
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
DQS /CS
/DQS
RDQS8
/RDQS8
RCB[3:0]
VSS
RDQS17
/RDQS17
RCB[7:4]
VSS
PCK[3:0]
/PCK[3:0]
D8
D26
D17
D35
DQ[3:0]
DQ[3:0]
DM
DQ[3:0]
DM
DQ[3:0]
DM ZQ
75Ω
DM
ZQ
ZQ
ZQ
CK1
120Ω
/CK1
D27
D18
D28
D19
D29
D20
D30
D35
D26
D31
D32
D23
D33
D24
D34
D25
240Ω
ZQ
VSS
D21
D22
VDDSPD
VREFCA
VTT
VDD
VREFDQ
VSS
SPD
All SDRAMs
Register
D0
D9
D1
D2
D3
D8
D4
D5
D6
D7
All SDRAMs
All SDRAMs
All SDRAMs
D10
D11
D12
D17
D13
D14
D15
D16
Serial PD
SCL
SDA
Address, command and control
SCL
A0
A1
SDA
A0
A1
U1
A2 /EVENT
A2
Note :
1. DQ wiring may be changed within a nibble.
/EVENT
Data Sheet E1580E30 (Ver. 3.0)
9
ELPIDA [ ELPIDA MEMORY ]
