EBJ40UG8BBU0
Block Diagram
/CS0
/CS0
CKE0
ODT0
BA[2:0]
A[15:0]
/RAS
/CAS
/WE
/RESET
All SDRAMs
DQS /CS
/DQS
DQS /CS
/DQS
RDQS0
/RDQS0
RDQ[7:0]
RDM0
RDQS1
/RDQS1
RDQ[15:8]
RDM1
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
All SDRAMs
D0
D1
D2
D3
D4
D5
D6
D7
DQ[7:0]
DM
DQ[7:0]
DM
DQS /CS
/DQS
DQS /CS
/DQS
RDQS2
/RDQS2
RDQ[23:16]
RDM2
RDQS3
/RDQS3
RDQ[31:24]
RDM3
DQ[7:0]
DM
DQ[7:0]
DM
DQS /CS
/DQS
DQS /CS
/DQS
RDQS4
/RDQS4
RDQ[39:32]
RDM4
RDQS5
/RDQS5
RDQ[47:40]
RDM5
3.3pF
DQ[7:0]
DM
DQ[7:0]
DM
CK0
/CK0
All SDRAMs
DQS /CS
/DQS
DQS /CS
/DQS
RDQS6
/RDQS6
RDQ[55:48]
RDM6
RDQS7
/RDQS7
RDQ[63:56]
RDM7
15Ω
DQ[7:0]
DM
DQ[7:0]
DM
DQ[63:0]
DQS[7:0]
/DQS[7:0]
DM[7:0]
RDQ[63:0]
RDQS[7:0]
/RDQS[7:0]
RDM[7:0]
36Ω
BA[2:0]
A[15:0]
/RAS
/CAS
/WE
VTT
VTT
36Ω
30Ω
/CS0
CKE0
ODT0
0.1µF
CK0
/CK0
CK1
VDD
V1
V2
V3
V4
D4
D5
D6
D7
75Ω
/CK1
240Ω
V1
V2
V3
V4
ZQ (Each SDRAM)
VSS
D0
D1
D2
D3
VDDSPD
VDD
Serial PD
All SDRAMs
VTT
VREFCA
VREFDQ
VSS
All SDRAMs
All SDRAMs
Address, command and control line
All SDRAMs, Serial PD
Serial PD
Note :
1. DQ wiring may be changed within a byte.
SCL
SDA
SCL
SA0
SA1
VSS
SDA
A0
A1
A2 WP
VSS
Data Sheet E1833E20 (Ver. 2.0)
7
ELPIDA [ ELPIDA MEMORY ]
