EBJ11UE6BAU0
Block Diagram
/CK1
CK1
/CK0
CK0
/CS1
ODT1
CKE1
Command
Address, BA
/CS0
ODT0
R
S1
R
S1
R
S1
/DQS0
DQS0
DM0
/DQSL
DQSL
DML
/DQSL
DQSL
DML
8
8
R
R
S1
DQL0
DQL0
DQ0 to DQ7
/DQS1
to DQL7
to DQL7
S1
/DQSU
/DQSU
D0
D4
R
S1
R
S1
R
S1
DQSU
DQSU
DQS1
ZQ
ZQ
DMU
DMU
DM1
DQU0
to DQU7
DQU0
to DQU7
DQ8 to DQ15
Serial PD
R
R
R
S1
S1
S1
SCL
SA0
SA1
SCL
A0
SDA
SDA
/DQS2
DQS2
DM2
/DQSL
/DQSL
DQSL
DML
DQSL
DML
U0
A1
A2
8
8
R
S1
R
S1
R
S1
R
S1
DQL0
to DQL7
DQL0
to DQL7
WP
DQ16 to DQ23
/DQSU
DQSU
D1
/DQSU
DQSU
D5
/DQS3
DQS3
DM3
ZQ
ZQ
/RESET
VTT
/RESET:SDRAMs (D0 to D7)
DMU
DMU
R
S1
DQU0
to DQU7
DQU0
to DQU7
DQ24 to DQ31
VDDSPD
VREFCA
VREFDQ
VDD
SPD
SDRAMs (D0 to D7)
SDRAMs (D0 to D7)
SDRAMs (D0 to D7)
R
S1
R
S1
R
S1
/DQS4
DQS4
DM4
/DQSL
DQSL
DML
/DQSL
DQSL
DML
VSS
SDRAMs (D0 to D7), SPD
8
8
Notes :
R
R
R
R
S1
S1
S1
S1
DQL0
DQL0
DQ32 to DQ39
/DQS5
to DQL7
to DQL7
1. DQ wiring may be changed within a byte.
2. DQ, DQS, /DQS, ODT, DM, CKE, /CS relationships
must be maintained as shown.
D2
D6
/DQSU
DQSU
DMU
/DQSU
DQSU
DMU
DQS5
ZQ
ZQ
DM5
*
D0 to D7: 1G bits DDR3 SDRAM
Address, BA: A0 to A12, BA0 to BA2
Command: /RAS, /CAS, /WE
U1: 256 bytes EEPROM
Rs1: 15
R
S1
DQU0
to DQU7
DQU0
to DQU7
DQ40 to DQ47
Rs2: 36
Rs3: 30
Rs4: 240
R
S1
R
S1
R
S1
/DQS6
DQS6
DM6
/DQSL
/DQSL
DQSL
DML
DQSL
DML
8
8
R
S1
DQL0
DQL0
DQ48 to DQ55
to DQL7
to DQL7
R
S1
R
S1
R
S1
D3
D7
/DQS7
DQS7
DM7
/DQSU
DQSU
DMU
/DQSU
DQSU
DMU
V1
V2
V3
V4
D4
D5
D6
D7
ZQ
ZQ
R
S1
DQU0
to DQU7
DQU0
to DQU7
DQ56 to DQ63
V1
V2
V3
V4
D0
D1
D2
D3
Address and Control lines
Preliminary Data Sheet E1243E30 (Ver. 3.0)
9
ELPIDA [ ELPIDA MEMORY ]
