EBE11UD8AESA
Block Diagram
R
S2
S2
CKE1
ODT1
R
R
R
S2
/CS1
S2
CKE0
ODT0
/CS0
R
R
S2
S2
R
R
R
S1
S1
S1
S1
/DQS0
DQS0
DM0
/DQS4
DQS4
DM4
/DQS /CS ODT CKE
/DQS /CS ODT CKE
/DQS /CS ODT CKE
/DQS /CS ODT CKE
DQS
S1
R
R
DQS
DM
DQS
DQS
DM
R
S1
DM
DM
D0
D8
DQ0
to DQ7
D4
D12
8
R
S1
R
S1
R
S1
R
S1
8
R
S1
DQ0
to DQ7
DQ0
to DQ7
DQ0
to DQ7
DQ0 to DQ7
DQ32 to DQ39
R
S1
R
R
/DQS1
S1
/DQS /CS ODT CKE
/DQS /CS ODT CKE
/DQS5
DQS5
DM5
/DQS /CS ODT CKE
/DQS /CS ODT CKE
R
R
S1
S1
DQS1
DM1
DQS
DM
DQS
DM
DQS
DM
DQS
DM
S1
R
S1
D1
D9
D5
D13
R
S1
8
8
DQ0
to DQ7
DQ0
to DQ7
DQ0
DQ0
to DQ7
DQ40 to DQ47
DQ8 to DQ15
to DQ7
R
S1
R
S1
R
S1
R
R
S1
/DQS2
/DQS6
DQS6
/DQS /CS ODT CKE
/DQS /CS ODT CKE
/DQS /CS ODT CKE
DQS
/DQS /CS ODT CKE
DQS
S1
DQS
DM
DQS
DM
DQS2
DM2
R
S1
DM6
DM
DM
D2
DQ0
to DQ7
D10
D6
D14
8
R
S1
8
DQ0
to DQ7
DQ0
to DQ7
DQ0
DQ48 to DQ55
DQ16 to DQ23
to DQ7
R
S1
R
S1
R
S1
R
S1
/DQS3
/DQS /CS ODT CKE
/DQS /CS ODT CKE
/DQS /CS ODT CKE
/DQS /CS ODT CKE
/DQS7
R
R
S1
DQS
DM
DQS
DM
DQS3
DM3
DQS
DM
DQS
DM
DQS7
DM7
S1
R
S1
8
D3
D11
D7
D15
8
DQ0
to DQ7
DQ0
to DQ7
DQ0
DQ0
to DQ7
DQ56 to DQ63
DQ24 to DQ31
to DQ7
R
S3
Serial PD
BA0 to BA1
A0 to A13
BA0 to BA1: SDRAMs (D0 to D15)
A0 to A13: SDRAMs (D0 to D15)
R
S3
SCL
SCL
SDA
SDA
R
S3
R
S3
R
S3
/RAS
/CAS
/WE
/RAS: SDRAMs (D0 to D15)
/CAS: SDRAMs (D0 to D15)
/WE: SDRAMs (D0 to D15)
SA0
SA1
A0
A1
A2
U0
WP
CK0
8 loads
8 loads
6.0pF
/CK0
CK1
Notes :
1. DQ wiring may be changed within a byte.
6.0pF
2. DQ, DQS, /DQS, ODT, DM, CKE, /CS relationships
must be meintained as shown.
/CK1
VDDSPD
VREF
SPD
SDRAMs (D0 to D15)
SDRAMs (D0 to D15, VDD and VDDQ)
VDD
VSS
SDRAMs (D0 to D15, SPD)
* D0 to D15 : 512M bits DDR2 SDRAM
U0 : 2k bits EEPROM
Rs1 : 22
Rs2 : 3.0
Rs3 : 10.0
Ω
Ω
Ω
Data Sheet E0589E30 (Ver. 3.0)
8
ELPIDA [ ELPIDA MEMORY ]
